模拟与数字电路第8章触发器.pptVIP

CC4027、CD4095 型CMOS边沿JK触发器也以图8-4-1为主干电路，其原理图及逻辑符号如图8-4-3所示。 图8-4-3带置位、复位端的CMOS边沿JK触发器 8.4.2维持阻塞型TTL边沿触发器 1.电路结构 由6个与非门组成的维持阻塞型边沿D触发器如图8-4-4所示。 图8-4-4 维持阻塞型边沿D触发器 图8-2-4同步D触发器 2.同步D触发器逻辑功能的描述 （1） 特性表及状态图 表8-2-2同步D触发器特性表 对同步D触发器来说，CP=1时，将输入数据存入触发器；CP=0时，保持该数据不变。 只有下一个CP来到时，才能改变原存数据。 它也要求CP=1时D保持不变。 由表8-2-2可画出同步D触发器的状态图，如图8-2-5所示。 图8-2-5同步D触发器的状态图 由特性表可以直接列出同步D触发器的特性方程。 Qn+1=D (8-2-2) （2） 特性方程 （3） 波形图 图8-2-6同步D触发器输入输出波形图 由图8-2-6可见，同步D触发器的翻转时刻由CP控制，CP上升沿至CP=1的整个期间可接收输入信号。 在CP=1期间，触发器的输出状态随输入信号的改变而变化。 即触发器的输出状态转换发生在CP=1期间，高电平起触发作用，故也属于电平触发方式。 8.2.3同步触发器的空翻现象 上述同步触发器在CP高电平期间，触发器都可以接收输入信号而翻转。 因此，同步触发器也称为电平触发型触发器。 这种触发器在CP=1期间，如果输入信号发生多次变化，输出状态也会发生多次翻转，如图8-2-7所示。 图8-2-7 同步D触发器的空翻现象 8.3主从触发器 8.3.1主从RS触发器的电路结构及工作原理 8.3.2主从JK触发器 8.3.3主从触发器的一次翻转现象 为了克服同步触发器的空翻现象，希望在每个时钟周期里（CP=1期间）输出端的状态只能改变一次，这样就在同步触发器的基础上发展了主从结构的触发器，目前广泛使用的是主从JK触发器。 8.3.1主从RS触发器的电路结构及工作原理 1.电路结构 主从RS触发器一般由两个同步RS触发器组成，如图8-3-1(a)所示。 图8-3-1主从RS触发器 CP=1时为接收阶段，与非门G1、G2开放，G5、G6被封锁，故主触发器的输出状态Qm根据输入S、R来确定， 从触发器的输出状态不变。 如果不考虑时钟的因素，主从RS触发器的特性表与表8-2-1是一致的。 不同的电路结构可以实现相同的逻辑功能，但是由于电路结构不同，使其各有自己的特点。 2.工作原理 8.3.2主从JK触发器 1.电路结构 我们在主从RS触发器的基础上加上两条交叉反馈线，得到如图8-3-2(a)所示的主从JK触发器，逻辑符号如图8-3-2(b)所示，有时也表示为图8-3-2(c)所示的逻辑符号，图中表示主从触发器，只在CP下降沿时改变输出状态，但它在CP=1期间接收并存储输入信号。 图8-3-2主从JK触发器 2.主从JK触发器逻辑功能的描述 （1） 特性表及状态图 由主从JK触发器电路结构可知，其输入与输出的原态有关。 由上述分析可得主从JK触发器的特性表及状态图，分别如表8-3-1、图8-3-3所示。 表8-3-1中“↓”表示时钟CP下降沿，时钟CP列中表示除下降沿外的其他时刻。 主从JK触发器，只在CP下降沿时改变输出状态，但它在CP=1期间接收并存储输入信号。 图8-3-3主从JK触发器的状态图 表8-3-1主从JK触发器特性表 （2） 特性方程 （3） 波形图 图8-3-4主从JK触发器输入输出波形图 8.3.3主从触发器的一次翻转现象 主从触发器的一次翻转现象，是指虽然在CP=1的整个期间主触发器可随时接收输入信号，但是不论输入信号变化多少次，由于输出信号的反馈作用，主触发器最多只能变化一次。 若Q=0，则G2一直被封锁，输入信号只能通过G1由J端输入，使Qm置“1”，置“1”后，输入信号再变化也不会改变主触发器的状态。 同理，若Q=1，主触发器最多只能变化一次。 示意图如图8-3-5所示。 图8-3-5主从触发器的一次翻转现象 但在CP=1期间，如果J、K端叠加了干扰脉冲，如图8-3-5中J、K端的正脉冲是干扰脉冲，那么也会像图示的那样出现误翻。 8.4边沿触发器 8.4.1CMOS边沿触发器 8.4.2维持阻塞型TTL边沿触发器 8.4.1CMOS边沿触发器 1.电路结构 CMOS边沿D触发器如图8-4-1所示。