计算机组成原理新32改动.pptVIP

2010 计算机系 刘凤格 3.2 SRAM存储器 主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类： 静态读写存储器(SRAM)：存取速度快，存储容量小 动态读写存储器(DRAM)：存储容量大，存取速度慢。 3.2 SRAM存储器 一、基本的静态存储元阵列（64×4位） 1、存储位元 2、三组信号线 地址线 行线 数据线 列线 控制线 二、基本的SRAM逻辑结构（32K×8位） SRAM芯片大多采用双译码方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分。 存储体（256×128×8） 通常把各个字的同一个字的同一位集成在一个芯片（32K×1）中，32K位排成256×128的矩阵。8个片子就可以构成32KB。 地址译码器 采用双译码的方式（减少选择线的数目）。 A0~A7为行地址译码线 A8~A14为列地址译码线 三、存储器的读写周期 读周期 读出时间Taq 读周期时间Trc 写周期 写周期时间Twc 写时间twd 存取周期 读周期时间Trc=写周期时间Twc 例1P70：图3.5(a)是SRAM的写入时序图。其中 是读/写命令控制线，当 线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。 例2：一