第6章数字电路.pptVIP

数字电路;数制和码制;（3）位权：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。;数码为：0 1 ； 基数是2，用字母B表示； 运算规律：逢二进一，即1+1=10。 十进制数的权展开式：D＝∑ki×2i ;逻辑代数基础;（1）把已知逻辑函数式化为最小项之和形式。;4、用卡诺图化简逻辑函数的步骤;例1： 用卡诺图将下式化简为最简与－或函数式;例2： 用卡诺图将下式化简为最简与－或函数式;Y;门电路;Y=A·B;三、二极管或???;组合逻辑电路;二、若干常用的组合逻辑电路;优先编码器;输入：逻辑0(低电平）有效;例3：试用两片74LS148组成16线－4线优先编码器。;;2、译码器;74HC138集成译码器 ——二进制译码器;3线－8线译码器74HC138功能表;当S1=1, =0, =0（即S=1）时，可得输出;例4：试用两片3线－8线译码器74HC138组成4线－16线译码器。;(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时，译码器_____输出________________。;(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时，译码器_____输出________________。;显示译码器;七段显示译码器7448引脚排列图;用7448驱动BS201的连接方法;RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示;二进制译码器的应用 ;解：;当S1=1, S2′=S3′=0时,令A2=A, A1=B, A0=C ,则;画电路图;触发器;3、触发器的现态和次态：;二、SR锁存器;或非门组成的基本RS触发器的特性表;或非门组成的基本RS触发器的特性表;或非门组成的基本RS触发器的特性表;或非门组成的基本RS触发器的特性表;特性方程：;三、电平触发的触发器;同步SR触发器的特性表;电平触发方式的动作特点:;四、脉冲触发的触发器;脉冲触发方式的动作特点:; 在Q=0时，J端出现正向干扰，在Q=1时，K端出现正向干扰，触发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现象。;五、边沿触发的触发器 ;边沿触发器动作特点:; 六、触发器的描述方法;2.特性方程; JK触发器;2.特性方程; T触发器; D触发器;例7：时钟CLK波形如图所示,试画出各触发器输出端Q的波形,设Q的初始状态为0.; CLK;例9：时钟CP波形如图所示,试画出各触发器Q端的波形,设各输出端Q的初始状态Q=0 。 ; CP;时序逻辑电路; 二、时序逻辑电路的分类：;按输出特点可分为;三、时序逻辑电路的功能描述方法;特性方程：描述触发器逻辑功能的逻辑表达式。 驱动方程：（激励方程）触发器输入信号的逻辑 表达式。 时钟方程：控制时钟CLK的逻辑表达式。 状态方程：（次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。;2. 状态表;3. 状态图;4. 时序图;四、若干常用的时序逻辑电路;同步触发器构成;2、移位寄存器;双向移位寄存器;2片74LS194A接成8位双向移位寄存器;Q0 Q1 Q2 Q3 ;计数器 ;计数器;4位集成二进制同步加法计数器74LS161/163;4位同步二进制计数器74161功能表;4位同步二进制计数器74163功能表;4位集成二进制同步可逆计数器74LS191;4位同步二进制可逆计数器74LS191功能表;双时钟加/减计数器74LS193; 同步十进制可逆计数器也有单时钟和双时钟两种结构形式。属于单时钟的有74LS190等，属于双时钟的有74LS192等。;五、任意进制计数器的构成方法;置零法：适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到0000状态，清零信号消失后，计数器又可以从0000开始重新计数。 ;置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CLK脉冲作用后，计数器会把预置数输入端D0D1D2D3的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。;例9：用160设计一个六进制计数器。;1;置数法 ;1;Q3Q2Q1Q0;Q3Q2Q1Q0;当MN时，需用多片N进制计数器组合实现;串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。;例9：