同步时序电路和数字系统相关设计.pptVIP

* * 第5章 同步时序电路和数字系统设计 5-1 同步时序电路的基本设计方法 一. 设计步骤 1. 根据要求，作出初始状态图或状态表。 2. 进行状态化简。 3. 状态分配(赋码)，决定触发器的个数。 4. 触发器选型，写出各触发器输入端方程、输出方程和新状态方程。 5. 检查所设计的电路能否自启动，如不能，应修改成自启动电路。 6. 作出逻辑图，并画出完整状态图 例1. 设计一个模为6的加法计数器 (1). S5 S4 S3 S2 S1 S0 /0 /0 /0 /0 /0 /0 (2) 无等价态。计数器无等价态。 当输入相同时，转移的新形状相同、输出也相同，则这二个状态等价。 (3) 赋码 r为状态数，k为触发器个数 2kr klog2r 取k=3 (4) 真值表 Q3 Q2 Q1 Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 (a) 在同一输入条件下，具有相同次态的现态。 (b) 同一个现态在相邻输入下的不同的次态。 (c) 在所有输入下，具有相同输出的现态。 × × 1 0 0 0 0 0 × × 0 1 1 0 0 1 × × 0 0 1 0 1 0 × 0 1 0 1 0 0 01 11 10 00 0 1 0 0 0 1 1 1 Q3 Q2Q1 Q3n+1 Q2n+1 Q1n+1 Z (5) 110 111 000 /0 /1 × (6) 1 J Q K 2 J Q K 3 J Q K Z CP S0 S1 S3 S2 0/0 X=1/0 0/0 1/0 1/1 1/0 0/0 0/0 例2：设计一个模为4的可控加法计数器。当X=0时，不变；X=1时，加法。 模为4，所以有4个状态。 设：S0、S1、S2、S3 S0/1 S0/0 S3/0 S0/0 S2/0 S0/0 S1/0 S0/0 1 0 Yn X S0 S1 S2 S3 Yn+1/Z (2) 化简 S1 S2 S3 S1 S2 S0 × × × S0 S0 S1 S3 S0 S0 S1 S2 S0 S0 S2 S3 (a) 次态相同 (b)次态交错 (c)次态互为隐含 次态等价具有传递性 × × × S0/1 S0/0 S3/0 S0/0 S2/0 S0/0 S1/0 S0/0 1 0 Yn X S0 S1 S2 S3 Yn+1/Z X Q2 Q1 Q2n+1 Q1n+1 Z 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 0 0 1 (4) 真值表 (3) 赋码 r=4 k=2 S0=00、S1=01、S2=10、S3=11 S0/1 S0/0 S3/0 S0/0 S2/0 S0/0 S1/0 S0/0 1 0 Yn X S0 S1 S2 S3 Yn+1/Z 0 1 0 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 01 11 10 00 0 1 0 0 1 1 X Q2Q1 Q2n+1 Q1n+1 Z X Q2 Q1 Q2n+1 Q1n+1 Z 0 0 0 0 0 0 0 0 1 0 1 0 0 1