SC44BX接口电路相关设计和编程.pptVIP

第 5 章 S3C44B0X接口电路设计与编程 前面了解S3C44B0X的硬件结构，这里我们研究一下它的电路设计及编程方法，更深入地解析S3C44B0X的内部结构，同时也了解了基于EV44B0II开发板的设计开发思想。 本章主要介绍： ⑴ EV44B0II开发板的存储和I/O地址空间分布 ⑵ Boot loader在存储地址空间的分布情况。 ⑶电源时钟复位电路、Boot FLASH 接口电路、SDRAM接口电路、网络USB及IIS接口电路、键盘数码管接口电路、LCD接口电路、触摸屏接口电路、串行口接口电路、IIC接口电路和A/D等接口电路等的设计及编程等。 5.1 MICETEK EV44B0II开发板简介 EV44B0II 是一个适用用于手持设备和一般应用的S3C44B0X处理器的开发平台。 它包括S3C44B0X处理器、8位LCD连接器和触摸屏接口、10MHz外部时钟、1M×16位的Flash、4M×16位的SDRAM、2个RS232串行口、1个JTAG接口、1个并行调试接口、1个RTC、1个IIC EEPROM、一个10/100MB网络接口、一个USB接口、一个具有扬声器和麦克的音频接口、一位8段码显示器、1个4×4键盘、特殊功能引脚和总线扩展接口。如图5-1所示 5.1.1 存储地址空间分配 EV44B0II有6个ROM/SRAM bank和2个ROM/SRAM/SDRAM bank，S3C44B0X 可以控制总线宽度和存取时间，存取时间由BANKCON0~7，总线宽度由BWSCON配置。bank0作为boot ROM启动存储器，它的总线宽度由OM[1:0]控制，存储器大小端控制由ENDIAN控制，如图5-2所示。存储地址空间分布如图5-3所示。 5.1.1 存储地址空间分配 EV44B0II有6个ROM/SRAM bank和2个ROM/SRAM/SDRAM bank，S3C44B0X 可以控制总线宽度和存取时间，存取时间由BANKCON0~7，总线宽度由BWSCON配置。 bank0作为boot ROM启动存储器，它的总线宽度由OM[1:0]控制，存储器大小端控制由ENDIAN控制，如图5-2所示。存储地址空间分布如图5-3所示。 配置程序如下： LDR r0, =SMRDATA LDMIA r0, {r1-r13} LDR r0, =0x01c80000 ; BWSCON Address STMIA r0, {r1-r13} ...... SMRDATA: .word 0 @ BWSCON .word 0 @ GCS0, boot ROM .word 0x00007FFC @ GCS1, Ethernet .word 0x00007FFC @ GCS2, USB .word 0x00007FFC @ GCS3, 8-SEG .word 0x00007FFC @ GCS4, not use .word 0x00007FFC @ GCS5, not use .word 0 @ GCS6 SDRAM(Trcd=2,SCAN=8) .word 0 @ GCS7 SDRAM(Trcd=2,SCAN=8) .word 0 @ Refresh(REFEN=1,TREFMD=0, @ Trp=3.5(D)or4(SD), Trc=5(S), Tchr=3(D), Ref CNT) .word 0x16 @ Bank size, 32MB/32MB .word 0x20 @ MRSR 6(CL=2) .word 0x20 @ MRSR 7(CL=2) 参数说明如表5-1所示 5.1.2 I/O口配置 PA~PG端口引脚配置如表5-2所示，其中TP表示触摸屏，key表示键盘 I/O端口初始化程序如下： void Port_Init(void) { rPCONA=0x1ff; rPDATA=0x0