半导体存储器的应用.pptVIP

第9章 半导体存储器 本章概述存储器的层次结构、半导体存储器的分类，以及高速 缓冲存储器Cache和虚拟存储器； 讲解静态随机存取存储器SRAM结构及常用SRAM存储器芯片； 叙述动态随机存取存储器DRAM及常用DRAM存储器芯片； 讨论只读存储器组成、原理与分类，介绍常用EPROM存储芯片和 快闪存储器FLASH； 简述新型的非挥发随机存取存储器； 最后对PC机存储器的组织与管理作了概括。 9.1.1 存储系统的分层结构 主存-辅存层次 ：具有主存的较快存取速度又具有辅存的大容量 和低价格 解决存储器的容量问题。 高速缓存-主存层次 ：速度接近于Cache，而容量则是主存的容量  解决存储器的存取速度问题 微型计算机中存储子系统的分层结构如图所示 9.1.2 半导体存储器分类 存储器分类：按存储介质分—— 磁表面存储器（硬磁盘、软磁盘、磁带等）、 光盘存储器和半导体存储器。 半导体存储器分类：按制造工艺分——MOS型和双极型两大类。  半导体存储器一般都是MOS型存储器。 MOS型半导体存储器分类：从应用角度分—— 只读存储器ROM和随机存取存储器RAM ROM和RAM进一步细分如下表所示 表中类型还可进一步细分： 如兼有SRAM和DRAM共同优点的组合型半导体存储器iRAM， DRAM中专为图形操作设计的WRAM和SGRAM， ROM中又有串行和并行之分，等等。 9.1.3 高速缓冲存储器Cache 1. Cache工作原理 现在微机中均设置有一级高速缓存(L1 Cache)和二级高速缓存(L2Cache)Cache内容只是主存中部分存储数据块的副本，它们以块为单位一一对应 Cache使CPU访问内存的速度大大加快。 二级缓存存储系统的基本结构如图所示。 9.1.3 高速缓冲存储器Cache （续） 1. Cache工作原理（续） 判断：访问存储器时，CPU输出访问主存的地址，经地址总线送到Cache 的主存地址寄存器MA，主存-Cache地址转换机构从MA获得地址 并判断该单元的内容是否已经在 Cache中存储？ 命中：如在则称为“命中”，立即把访问地址转换成其在Cache中的地址， 随即访问Cache存储器。 未命中：如果被访问的单元内容不在Cache中，称为“未命中”，CPU直接 访问主存，并将包含该单元的一个存储块的内容及该块的地址 信息装入Cache中；否则 置换——若Cache已满，则在替换控制部件控制下，按某种置换算法， 将从主存中读取的信息块替换Cache中原来的某块信息。 2. Cache基本操作 高速缓存操作的具体实现途径：CPU←→Cache←→主存。◆CPU←→Cache之间按行传输，一般一行为连续的256bit，即32个字节；◆ Cache←→主存之间按页（又称块）传输，页的大小与Cache←→主存 之间地址映射方式相关，通常为256个字节的整数倍。 9.1.3 高速缓冲存储器Cache（续） 2. Cache基本操作（续） （1）读操作 ◆命中Cache：则从Cache中读出数据送上数据总线，并立即进行下 一次访问操作； ◆未命中Cache：CPU就从主存中读出数据，同时Cache替换部件把 被读单元所在的存储块从主存拷贝到Cache中。 （2）写操作 ——三种Cache写入方法 ① 通写（Write-Through） 每次写入Cache的同时也写入主存，使主存与Cache对应单元的内容 始终保持一致。不会造成数据丢失，影响工作速度。 ② 改进通写（Improve Writ