存储器和其接口分析.pptVIP

第6章 存储器及其接口 教学重点 半导体存储器的分类 芯片 SRAM 61146和 DRAM 2116 芯片EPROM 2716 存储器与CPU的连接 本章主要讨论半导体存储器及组成主存的方法 6.1 存储器的分类与组成 微型计算机的存储结构 寄存器——位于CPU中 主存——由半导体存储器(ROM/RAM)构成 辅存——指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作 高速缓存(CACHE)——由静态RAM芯片构成 P211图6.1内存外存与CPU的连接 6.1.1 半导体存储器的分类 按制造工艺分类 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性分类 随机存取存储器 RAM：可读可写、断电丢失 只读存储器 ROM：只读、断电不丢失 图6.2 半导体存储器的分类 读写存储器RAM 只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）进行擦除 6.1.2 半导体存储器的组成 1. 存储体——由基本存储电路构成，用来存储信息，通常排列成矩阵，其地址线的位数与存储单元的个数有关 2n=N。 2. 地址选择电路——根据输入的地址编码来选中芯片内某个特定的存储单元,分单译码、双译码。 3. 读写电路与控制电路----包括读写放大器(处于数据总线和被选中单元之间)，数据缓冲电路(数据输入输出通道)，片选控制端CS和读写控制逻辑。P214图6.4 。 地址译码电路 SRAM 芯片的内部结构 6.2 随机存取存储器RAM 6.2.1 静态随机存取存储器 1. SRAM基本存储电路 2. SRAM的组成 3. SRAM的读写过程 1）读出：地址被送到RAM的地址输入端，经X、Y译码，产生行选、列选信号，选中单元，同时读控制信号和片选信号将输出缓冲的三态门打开，所存信息出现在DB上。 2）写入：同上先选中单元，同时写信号和片选将打开输入缓冲三态门，DB上的信息被送入单元。 3）存储状态：某单元不被选中，其基本存储电路与DB是隔离的，DB上的信息不会对该单元起作用，该单元处于存储状态。 4. SRAM芯片举例 常用的有2114、2142、6116、6264 6116的存储容量为2K×8 24个引脚： 11 根地址线 A10～A0 8根数据线 I/O7～I/O0 片选 CS 读写 WE 输出允许OE 存储体128 ×128 P217 SRAM芯片6264 存储容量为 8K×8 28个引脚： 13 根地址线 A12～A0 8 根数据线 D7～D0 2 根片选 CS1、CS2 读写 WE、OE P218例 32K×8的SRAM芯片62256 6.2.2 动态随机存取存储器 DRAM以MOS管栅极电容是否充有电荷来存储信息。 基本存储电路有4管、3管和单管等。 P320 3管。 2）单管动态基本存储电路 2. 动态RAM芯片举例 Intel 2116单管动态RAM芯片，16K?1，16个引脚。 7条地址线，采用分时复用技术，按行(RAS)、列地址(CAS)分2次引入芯片。单元选中后WE信号决定是写还是读。 RAS兼做片选信号。 A6—A0也用作刷新地址的输入。 DRAM芯片的内部结构 动态RAM 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址线； 地址线的数量仅 为同等容量SRAM 芯片的一半。 DRAM还有2164、3764、4164等 DRAM芯片2164 存储容量为 64K×1 16个引脚： 8 根地址线A7～A0 1 根数据输入线DIN 1 根数据输出线DOUT 行地址选通 RAS 列地址选通 CAS 读写控制 WE 2164 存储体由4个128?128的存储矩阵。 7条行地址产生128个行选信号，7条列地址产生128个列选信号，同时加到4个存储矩阵上，选中4个单元，最后由RA7和CA7选中1个单元进行读写。 WE为高，读，WE为低，写。 DRAM 2164的刷新 采用“仅行地址有效”方法刷新 行地址选通RAS有效，传送行地址，在4个存储矩阵中都选中1行，每次同时刷新512个单元。 列地址选通CAS无效，没有列地址 没有数据从芯片中输出，也没有数据输入芯片 每隔固定的时间（约15uS） DRAM必须进行一次刷新，2毫秒（128次）可将DRAM全部刷新一遍。 静态RAM的特点 特点： 用双稳态触发器存储信息。 速度快（5ns），不需刷新，外围电路比较简单，但集成度低（存储容量小