控制器课设报告完整分析.pdf

下载文档

1
0
约4.31万字
约 15页
2019-08-25 发布于四川
举报
版权申诉
保障服务

控制器课设报告完整分析.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

SDRAM控制器课设报告姓名北京至芯科技 FPGA培训课程 2016 年 4 月 30 日星期六目录一、 SDR控制器设计 3 1.1 SDR控制器的顶层设计 3 1.1.1 基本需求 4 1.1.2 顶层框图符号 4 1.2 SDR控制器的上电序列 4 1.2.1 上电序列的架构设计 4 1.2.2 上电序列的状态机设计（ STG） 4 1.3 SDR控制器的上电和刷新序列 5 1.3.1 顶层架构 5 1.3.2 刷新序列模块的状态机设计（ STG） 5 1.4 SDR控制器的上电刷新读写序列（完整控制器设计） 6 1.4.1 顶层设计 6 1.4.2 顶层设计 7 1.4.3 写序列设计 8 1.4.4 读序列设计（有跨时钟域问题） 8 1.4.5 主控制器设计 10 二、 DDR2控制器设计 11 2.1 编写自己的控制器 11 2.1.1 顶层设计 11 2.1.2 顶层架构 12 2.2 使用 Altera 的 IP 核（ DDR2 HPCII，数据块搬运模块例子） 13 2.2.1 数据块搬运模块顶层 13 2.2.2 数据块搬运模块的状态转移图 14 三、 DDR3控制器设计 15 一、 SDR控制器设计 1.1 SDR 控制器的顶层设计 sdr_cs_n sdr_ras_n sdr_cas_n init_done sdr_we_n init_en init_fsm init_bus[19:0] sdr_a