时序电路-06A传统时序电路分析及设计-概念及MSI.ppt

74x163应用：1.正常计数 74x163应用：2.同步清零； 0 1 0 1 0 0 0 0 74x163应用：3.同步置数； 74x163应用：4.计数器级联； 移位寄存器 移位寄存器74x194 保持功能 同步置数功能 移位功能 异步清零功能 S1 S0 74194用于存储串行数据 1 1 0 0 1 1 1 1 0 0 0 0 0 1 74194用于存储串行数据 右移（读入RIN） 保持（存储） 清除 移位寄存器其他应用 移位寄存器构成计数器 移位寄存器用于串行通信 移位寄存器构成计数器 计数序列为？ 移位寄存器用于串行通信 学习目标 掌握： 基于D触发器分析和设计最基本的同步时序电路。 基于Process语句（进程语句）设计典型的同步时序电路（计数器，序列信号检测器）。 了解： 常用中规模时序逻辑器件 * * 分析状态数和电路的输出。分析状态转换真值表，求取状态转换方程和输出方程，连接激励电路和输出电路。 * * * 第6章：时序逻辑电路 6-1 概述 6-2 时序逻辑电路分析及设计 6-3 中规模集成时序逻辑电路（MSI） 6-4 VHDL时序逻辑电路分析及设计 吉林大学仪器科学与电气工程学院：数字电路与逻辑设计 6-1 概 述 数字电路与逻辑设计：第6章 时序逻辑电路 一、时序逻辑电路的特点 1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态(触发器的状态Q)有关。 2. 电路结构上 ①包含存储电路（触发器）和组合电路 ②存储器状态和输入变量共同决定输出 二、时序逻辑电路的一般结构与功能描述方法 纯组合逻辑 纯 触发器 触发器输入 触发器状态 电路输出 电路输入 CLK 二、时序逻辑电路的一般结构与功能描述方法 纯组合逻辑 纯 触发器 触发器输入 触发器状态 电路输出 电路输入 CLK 可以用三个方程组来描述： 输出方程 激励方程 状态方程 三、时序逻辑电路的分类 1.同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 2. Moore型和Mealy型 I. Moore型： 电路输出仅取决于电路状态Q 纯组合逻辑 纯组合逻辑 纯 触发器 II. Mealy型： 电路输出与X、Q有关 纯组合逻辑 纯组合逻辑 纯 触发器 6-2 时序逻辑电路分析及设计 6.2.1同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能。 即找出在输入变量和CLK作用下，电路的次态和输出变量的变化规律（逻辑行为）。 一般步骤： ① 从给定电路写出存储电路中每个触发器的激励方程 。 ② 将激励方程代入触发器的特征方程，得到状态方程。 ③ 从给定电路写出输出方程。 例1 激励方程 状态方程 输出方程 分析工具 (状态转换真值表，状态转换图，时序图) 例2： 分析设计工具：状态转换表，状态转换图，时序图 现态期间 现态期间 次态 状态转换图 时序图： Q2 Q1 A Y CLK A=0 A=1 00 01/0 11/1 01 10/0 00/0 10 11/0 01/0 11 00/1 10/0 状态转换图 状态转换表： 关于时序逻辑的几个问题 触发器的输出何时发生变化？取决于哪些因素？这些因素之间有无优先关系？ 如何认识时钟的作用？ 如何理解状态的含义？ 设计同步时序电路的一般的步骤 第一步：根据实际要求，进行逻辑抽象，得 出电路的原始状态转换图，并转换为状态转换表。 1. 分析给定的逻辑问题，确定输入变量，输出变量及电路的状态数，通常都是把原因或条件作为输入变量，把结果作为输出变量。 2. 定义输入、输出逻辑状态和每个状态的逻辑含意，并将电路状态顺序编号后列出电路的状态转换表和状态转换图，称为原始状态。这样就把给定的逻辑问题抽象为一个时序逻辑函数。 6.2.2 同步时序逻辑电路设计 数字电路与逻辑设计：第6章 时序逻辑电路 第二步：状态化简 合并等价状态：原始状态转换表若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态。求得最简状态转换表。 第三步：状态编码(或状态赋值)。 时序逻辑电路的状态是用触发器状态的不同组合来