数字集成电路设计 CHAPTER5(55).pptVIP

5.15 确定反相器链尺寸 a. 为通过一最小尺寸反相器（Ci=10fF）驱动一大电容（CL=20pF），引入两级缓冲器，如图5.12所示。设最小尺寸反相器传输延时为70ps，且逻辑门的输入电容与其尺寸成正比。确定两级缓冲器的尺寸及反相器链最小延时。 b. 如可以加入任意多级反相器使延时最小，应加入几级？具体延时数值为多少（考虑自载效应）？ c. 解释方案a和方案b的优缺点 5.5 功耗 能量 Where Does Power Go in CMOS? 动态功耗：电容充放电 短路电流：开关过程中电源-地线路径 漏电流： 二极管和晶体管结构 5.5.1 动态功耗 从电源取得的能量（假设输入波形上升/下降时间为零） Vin Vout C L Vdd 1. 电容引起的功耗 iVDD 电源提供的能量只有一半存放在CL上，其它消耗在PMOS! 但无论充、放电，均与晶体管尺寸无关！ Power = Energy/transition * f = C L * V dd 2 * f0-1 需降低C L , V dd , 和 f 以降低能耗. 与晶体管尺寸无关! 考虑器件的开关频率 A. 开关活性与能耗 CMOS门在N个时钟周期内的能耗EN n(N) ：N个时钟周期内0-1的反转次数 平均动态功耗 fclk：输入发生变化事件的最大速率 ：时钟变化事件在