电子技术基础第7章.pptVIP

7.3常用组合逻辑电路 7.3.2译码器 74LS42译码器 （a）逻辑电路图 （b）引脚排列图 7.3常用组合逻辑电路 7.3.2译码器 图中有4条输入线AO、A1、A2、A3；有10条输出线 ～ ，分别对应于十进制的10个数码，输出低电平有效。 根据逻辑电路图可写出74LS42译码器各输出端的逻辑表达式 7.3常用组合逻辑电路 7.3.2译码器 伪码  输入 输出 A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1