- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
课程设计说明书
课程:EDA技术基础
题目: 抢答计时器的设计
学生姓名: 单永恒
学 号: 201056110222
班 级: 电信1002
专 业: 电子信息科学与技术
指导教师: 贺 慧 勇
2012年12月21日
长沙理工大学课程设计任务书
物理与电子科学 学院 电信 专业 1002 班 姓名 单永恒
课程名称 EDA技术基础
题 目 抢答计时器的设计
同组设计者:单永恒 陈杰 岳克栋 张浩 岳婷
要求:设计一个8路抢答计时器
(1)当有某一个参赛者下按抢答开关时。相应显示灯亮。并伴有声响;且此时抢答器不再接受其他输入信号;
(2)电路具有回答问题时间控制功能。要求回答问题时间小于等于120s。时间显示采用倒计时方式。当达到限定时间时。发出声响以示警告
(3)主持人复位功能和启动抢答功能。
发挥部分:
(1)记录本次抢答成功者的抢答延时(精确到0.01s),主持人可在复位前查看。
(2)记录各参赛者本次抢答延时(精确到0.01s),主持人可在复位前翻查。
工作计划
(1)时间
本课程设计安排2周时间: 2011.12.5 ~2011.12.16
(2)进度安排
第1周周一周二:查阅资料,拿出整体设计方案,划分模块;
第1周周三至周五:各模块的设计、调试、验证。
第2周周三前完成项目整体调试和测试。
第2周周三周四文档写作整理
第2周周五:答辩讨论
指导教师:
贺慧勇 唐立军 文勇军
周晓萍 唐俊龙
2011年11月20 日
教研室意见:
同意。
教研室主任 文勇军
2011年11月23 日
长沙理工大学课程设计成绩评定表
学生姓名: 单永恒 学号: 201056110222 专业班级: 电信1002
课程设计题目: 抢答计时器的设计
评分项目
要求
分值
得分
学习态度
学习态度认真,遵守纪律。
10
设计方案
调研充分,方案设计合理。
20
工作量
完成了任务书规定的工作量。实际设计、调试效果好。
40
设计报告
完全符合撰写规范要求,结构严谨,逻辑性强,层次清晰,表述准确,文字流畅。
20
答辩
准备充分,概念清楚,能准确流利地回答各种问题。
10
总分
备注:
成绩: 指导教师:
年 月 日
目录
1 课程设计说明封面...................................1
2 课程设计任务书.....................................2
3 长沙理工大学课程设计成绩评定表..................。。3
4 摘要............................................。。6
5 实现功能与设计思路..............................。。6
6 方案确定与模块划分.................................6
7 硬件设计与资源分配.................................6
8 整体的仿真验证。。。。。。..............................7
9 分析仿真..........................................11
10 仿真结果.........................................11
11 学习心得.........................................11
参考文献资料.........................................13
摘要
分析了具有倒计时功能数字式抢答器的设计需求, 给出了采用CPLD(复杂可编程逻辑器
件)的系统设计方案, 详细介绍了用VHDL(超高速集成电路硬件描述语言)进行其核心设计CPLD 内
部功能模块的具体设计及实现方法。总结了采用CPLD基于VHDL语言的系统设计优点, 指出了现代
数字系统设计的特点及发展趋势。
本内容主要做整体的仿真验证,当清零信号到来时能否把输出复位,开始信号到来时能
文档评论(0)