集成电路中晶体管及其寄生效应.pptVIP

RS RW IRS IRW VDD GND VO N- P- VO （2）减小βnpn和βpnp ：加大MOS管源漏区距阱边界的距离，必要时采用伪收集极结构。 VDD GND Vo Vi P-Sub N-阱 p+ p+ p+ n+ n+ n+ RW RS VDD GND Vo Vi RS Vi P-Sub N-阱 p+ p+ p+ n+ n+ n+ RW n+ p+ n+ N-阱 2.7.4 寄生可控硅—闩锁效应 2. 消除闩锁效应措施—版图设计 2.7.4 寄生可控硅—闩锁效应 （1）增加阱的结深 （2）采用外延衬底 （3）采用外延衬底时，同时可采用埋层方法，增加阱的结深，型层减速场。 （4）输入信号不能过高 （5）负载电容不易过大 （6）电源限流 VDD GND Vo Vi RS Vi P-Sub N-阱 p+ p+ p+ n+ n+ n+ RW n+ p+ n+ N-阱 2. 消除闩锁效应措施—工艺、测试、应用 * * * * * * 2. 多集电极横向PNP管 图2.17多个PNP管并联以提高Ic （a）复合版图；（b）等效电路 图2.18 多集电极横向PNP管 （a）电路符号；（b）版图 3. 大电流增益 的复合PNP管 在某些应用中,要求PNP管的电流增益很大,此时可用复合PNP管。复合PNP管的组成如图2.17所示。由图