基于VHDL的自动打铃设计.docVIP

PAGE 1 PAGE 1 目录 TOC \o 1-3 \h \u 27546 摘要 ( 1) 13676 Abstract ( 2) 5417 绪论 ( 3) 27721 第1章 基本概念简介 ( 4) 14865 1.1 VHDL简介 ( 4) 29871 1.2 FPGA/CPLD简介 ( 4) 16548 1.3 Quartus II的简介 ( 5) 29259 第2章 设计整体概述 ( 6) 16881 2.1 设计方案 ( 6) 30113 2.2 设计原理图 ( 6) 16725 2.3 设计流程图 ( 7) 32220 第3章 各模块设计分析 ( 8) 11661 3.1 计数器模块 ( 8) 25112 3.1.1 秒和分计数器模块 ( 8) 24400 3.1.2 时计数器模块 ( 10) 9748 3.2 计时校时模块 ( 12) 10678 3.3 打铃功能模块 ( 13) 7538 3.4 顶层设计及原理图 ( 16) 29445 第4章 引脚设定与下载验证 ( 19) 6635 4.1 引脚设定 ( 19) 16524 4.2 下载验证 ( 21) 1054 总结 ( 22) 14009 参考文献 ( 23) 31718 致谢 ( 24) 22163 附