数电-时序逻辑电路(三).pptVIP

逻辑电路如右图所示。 驱动方程 状态方程 输出方程 B=Q0’Q1’Q2’Q3’ 6.3.2 计数器 状态转换图 6.3.2 计数器 B=Q0’Q1’Q2’Q3’ （3）*十进制可逆计数器74LS190 其逻辑图形符号及功能表如图所示。 6.3.2 计数器 二 、异步计数器 1.异步二进制计数器 （1）异步二进制加法计数器 构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q? 端。在末位+1时，从低位到高位逐位进位方式工作。 原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转。 6.3.2 计数器 由JK触发器构成的异步3位二进制加法计数器的逻辑电路及波形如图所示。 6.3.2 计数器 下降沿触发 （2）异步二进制减法计数器 构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q? 端。在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转。 6.3.2 计数器 由JK触发器构成的异步3位二进制加法计数器的逻辑电路及波形如图所示。 6.3.2 计数器 2. 异步十进制加法计数器 原理：在4位二进制异步加法计数器上修改而成，要跳过1010 ~ 1111这六个状态。由JK触发器构成的异步十进制计数器，其逻辑电路如图所示，其状态表及时序图与同步十进制计