《逻辑门电路》-(精选)课件.pptVIP

TTL反相器的电路结构和工作原理 基本BJT反相器的开关速度不高，寻求更为使用的TTL电路结构 1.AB截止区 VI0.4V，T2和T3截止而T4导通，输出为高电平VOH=VCC-VBE4-VD2=3.4V 2.BC线性区 因为0.4VI1.1V，所以T2导通而T3仍然截止，这时T2工作在放大区，随着VI的升高，VC2和VO线性下降。 3.CD转折区 T3和T2将同时饱和导通， T4截止，输出电位急剧下降为低电平。转折区中点对应的输入电压称为阈值电压或门槛电压，用VTH表示。 4.DE饱和区 VI1.2V， VO不再变化，维持为低电平。 电路应用 OC门的主要用途 线与 电平转移 驱动电路 CMOS集成门电路的应用 1. 三态门输出高阻状态时， 是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有 。 A.与非门 B.三态输出门 C.集电极开路门 D. 或非门 3．以下电路中常用于总线应用的有 。 A.TSL门 B.OC门 C. NMOS与非门 D.CMOS与非门 4．逻辑表达式Y=AB可以用 实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．TTL电路在正逻辑系统中，以下各种输入中 相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7kΩ接电源 C.通过电阻2.7kΩ接地 D.通过电阻510Ω接地 6．对于TTL与非门闲置输入端的处理，可以 。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 7．三极管作为开关使用时，要提高开关速度，可 。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 8．CMOS数字集成电路与TTL数字集成电路相比突出的优点是 。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 9．与CT4000系列相对应的国际通用标准型号为 。 A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列 C.CT74L低功耗系列 D. CT74H高速系列 CMOS电路 PMOS管 NMOS管 F UDD S T2 D T1 A 一、 CMOS反相器 §2.6 CMOS逻辑门电路 F UDD S T2 D T1 A F UDD S TP TN A ui=0 截止 ugs2= ?UDD 导通 u０=“１” 工作原理： F UDD S TP TN A ui=１ 导通 截止 u０=“０” 工作原理： F UDD S TP TN A 传输特性： 工作速度: 传输延迟时间约为10ns 二、其他CMOS门电路： 1、 与非门电路： 2、 或非门电路： 3、 异或门电路： 其他CMOS门电路还有CMOS三态门、缓冲器等。 三、BiCMOS门电路（略）： BiCMOS门电路又称双极型CMOS门电路，其电路结构为在CMOS电路的后面接上TTL的推拉式输出级，从而结合了CMOS门电路的低功耗和TTL电路速度快的优点。 四、CMOS传输门电路——模拟开关： +5V C TP C TN vi /vo -5V vi /vo TP、TN为结构对称的增强型器件，| VT |=2V。 当C接-5V： TP、TN都不导通 当C接5V： TP、TN都导通 导通时，电阻值约几百欧姆。 CMOS电路的优点： 1. 静态功耗 非常小。 2. 允许电源电压范围宽（3?18V）。 3. 扇出系数大，抗噪容限大。 五、CMOS逻辑门电路的技术指标： 见P463附录C和P69表2.6.1 CMOS器件使用规则： 1. 输入端不能悬空。 2. 输出端不能直接接电源、地，不能线与。 3. 电源电压不能接反。 4. 注意先加电源、再加信号。 0 UDS ID 负载线 ui=“1” ui=“0” uo=“0” uo=“1” §2.7 NMOS逻辑门电路 ui uo UDD R D S NMOS逻辑门电路全部由N沟道 MOS电路组成，易于集成 实际结构 等效结构 ui uo UDD ui uo UDD UDD A B L=A+B §2.8 正负逻辑问题 正逻辑：H：1， L：0 负逻辑：H：0， L：1 正逻辑与门?负逻辑或门 正逻辑或门?负逻辑与门 正逻辑非门?负逻辑非门 ≥1 1 1 ≥1 2.9 逻辑门电路使用中的几个实际问题 一、 多余输入端的处理： (1) TTL悬空的输入端相当于接高电平。 (2) 为了防止干扰，可将多余的输入端接高(或低)电平，或把两输