数电之三位二进制加法器,序列发生器,40进制异步加法器.docVIP

数电之三位二进制加法器,序列发生器,40进制异步加法器.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
成 绩 评 定 表 学生姓名 班级学号 专 业 课程设计题目 数字电子课程设计 评 语 组长签字: 成绩 日期 20 年 月 日 课程设计任务书 学 院 信息科学与技术 专 业 学生姓名 班级学号 课程设计题目 三位二进制加法器,序列发生器,40进制异步加法器 实践教学要求与任务: 采用实验箱设计、连接、调试三位二进制计数器。 采用实验箱设计、连接、调试串行序列检测器。 采用multisim 仿真软件建立复杂的计数器电路模型; 对电路进行理论分析; 在multisim环境下分析仿真结果,给出仿真时序图; 撰写课程设计报告。 工作计划与进度安排: 第1天: 1. 布置课程设计题目及任务。 2. 查找文献、资料,确立设计方案。 第2-3天: 在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。 第4天: 1. 安装multisim软件,熟悉multisim软件仿真环境。在multisim环境下建立电路模型,学会建立元件库。 2. 对设计电路进行理论分析、计算。 3. 在multisim环境下仿真电路功能,修改相应参数,分析结果的变化情况。 第5天: 1. 课程设计结果验收。 2. 针对课程设计题目进行答辩。 3. 完成课程设计报告。 指导教师: 朱立忠 戴敬 2013年6月 日 专业负责人: 2013 年 月 日 学院教学副院长: 2013 年 月 日 目录 TOC \o 1-3 \h \u 10975 1 课程设计目的及要求 7 29164 2 设计六进制同步加法计数器(无效状态为010 100) 7 21174 2.1 基本原理 7 13430 2.2 设计过程 8 20749 2.2.1 状态图 8 2868 2.2.3 驱动方程 状态方程 10 27817 2.3检查电路能否自启动: 10 6521 2.4设计电路图 11 23728 2.5仿真结果 12 16005 3 序列信号发生器的设计(检测序列010100) 13 15688 3.1课程设计的目的 13 8234 3.2设计的总体框图 13 13879 3.2.1 设计过程 14 25445 3.2.2输出方程 14 19343 3.2.3状态方程 15 22648 3.3电路图设计 18 10052 3.4仿真结果 18 4599 4.7290构成40进制异步加法计数器并显示 19 26827 4.1基本原理 19 23160 4.1.1异步十进制计数器74LS290原理 19 17829 4.1.2 74LS290的功能表。 20 7024 4.1.3 74LS290引脚图和逻辑图 20 3148 4.2设计过程 21 31340 4.2.1计算过程 21 26530 4.3仿真结果 22 19497 5.设计总结和体会 23 24910 6.参考文献 24 1 课程设计目的及要求 1.1 课程设计的目的 1.学会使用数字电子实验平台 2.熟悉各个芯片和电路的接法 3.熟练掌握设计触发器的算法 4.懂得基本数字电子电路的功能,会分析,会设计 1.2 课程设计的要求 1.设计六进制同步加法计数器(无效状态为010 100) 2.串行序列发生器的设计(检测序列010100) 3.74290构成40进制异步加法计数器并显示 2 设计六进制同步加法计数器(无效状态为010 100) 2.1 基本原理 计数器是用来统计脉冲个数的电路,是组成数字电路和计算机电路的基本时序部件,计数器按进制分可分为:二进制,十进制和N进制。计数器不仅有加法计数器,也有减法计数器。一个计数器如果既能完成加法计数,又能完成减法计数,则其称为可逆计数器。 同步计数器:当输入计数脉冲到来时,要更新状态的触发器都是同时翻转的计数器,叫做同步计数器。设计同步计数器按照下面的思路进行分析! 逻辑图最简逻辑表达式状态转换图状态赋值时序逻辑问题 逻辑图 最简逻辑表达式 状态转换图 状态赋值 时序逻辑问题 检查能否自启动选定触发器类型 检查能否自启动 选定触发器类型 2.2 设计过程 2.2.1 状态图 000 001 011 101 110 111 2.2.2 卡诺图 Q1 Q1n Q2nQ0 Q2n Q0n 0001 0 011 101 xxx 1xxx 1 110 000 111 Q

文档评论(0)

44422264 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档