可编程逻辑器件与数字系统课程设计.docxVIP

实验报告 可编程逻辑器件与数字系统设计 学号：030840110 姓名：陆想想 实验日期：2010/10/30 一、 实验目的 ?学习使用 Max+Plus II； 2掌握用VHDL语言设计数字系统的方法。 二、 实验仪器设备 装有Max+Plus II的计算机，可编程逻辑器件组成的硬件系统。 三、 实验任务 1.3-8译码器的实现； ?设计二位十进制计数器； 父十六进制数转化为十进制数。 实验过程 1.3-8译码器的实现。 要求：使用Graphics Editor进彳亍设计 d(^q? e iv? dB?ge^ ufio 弓阿二]匚 T3 ? b?A「、、oQaL?一二 3- =3H \a\s? - 二〉 二〉 二〉 MKC? 亠化：U .6 1AXipluj II c:\shiyanl\shiy (shiyanl.scf Vavefoi? Editor] 实验结果（3?8译码器仿真波形）如上图所示。 实验结果分析： 由仿真波形图可知当EN为1时，八个输出恒定为1。当EN为0时，AO, A1, A2, A3, A4, A5, A 6, A7 按照 a, b, c 组合为 000, 001, 010, Oil, 100, 101, 110, 111依次输出Oo选择输出为低电平有效?用八个四输入与非门来实现输出部分。 将EN通过一个非门连接到每一个与非门，则当EN为1时，输入与非门的