三位二进制加法计数器(无效态：001,010)设计一个基于74138的组合电路256进制的加法器.docVIP

PAGE I 目录 TOC \o 1-3 \h \u 16745 1 课程设计的目的与作用 1 13270 2 设计任务 1 3894 3 设计原理 2 32720 3.1加法计数器 2 5570 3.2全加器 2 3296 3.3用集成芯片设计一个256进制的加法器 2 27669 4实验步骤 3 29301 4.1加法计数器 3 24138 4.2全加器 6 7449 4.3用集成芯片设计一个256进制的加法器 7 7220 5仿真结果分析 9 25856 6设计总结 9 3638 7参考文献 9 PAGE 1 课程设计的目的与作用 （1）.了解同步计数器及序列信号发生器工作原理； （2）.掌握计数器电路的分析，设计方法及应用； （3）.掌握序列信号发生器的分析，设计方法及应用 2 设计任务 2.1加法计数器 （1）.设计一个循环型3位2进制加法计数器，其中无效状态为（001，010），组合电路选用与门和与非门等。 （2）.根据自己的设计接线。 （3）.检查无误后，测试其功能。 2.2全加器 （1）.设计一个全加器，选用一片74LS138芯片设计电路。 （2）.根据自己的设计接线。 （3）.检查无误后，测试其功能。 2.3 256进制的加法器 （1）.设计一个256进制的加法器并显示计数，选用两片74L163芯片设计