三位二进制加法计数器(无效状态000001).docVIP

PAGE I 目录 19722 1课程设计的目的与作用 1 27411 2设计任务 1 13335 2.1加法计数器 1 9824 2.2序列信号发生器 1 9824 2.3 256进制的加法器 1 883 3设计原理 1 15521 3.1加法计数器 1 27218 3.2序列信号发生器 2 27218 3.3用集成芯片设计一个256进制的加法器 2 24105 4实验步骤 3 14141 4.1加法计数器 3 9974 4.2序列信号发生器 7 27218 4.3用集成芯片设计一个256进制的加法器 9 24105 5仿真结果与分析 11 11887 6设计总结与体会 11 4922 7参考文献 11 PAGE 1 课程设计的目的与作用 1.了解同步计数器及序列信号发生器工作原理； 2.掌握计数器电路的分析，设计方法及应用； 3.掌握序列信号发生器的分析，设计方法及应用 2 设计任务 2.1加法计数器 1.设计一个循环型3位2进制加法计数器，其中无效状态为（000，001），组合电路选用与门和与非门等。 2.根据自己的设计接线。 3.检查无误后，测试其功能。 2.2序列信号发生器 1.设计一个能循环产生给定序列的序列信号发生器，其中发生序列（0001），组合电路选用与门和与非门等。 2.根据自己的设计接线。 3.检查无误