18组简易数字存储示波器().docVIP

简易数字存储示波器 摘要 本系统基于示波器原理，以单片机为核心，结合CPLD和FPGA的数据处理能力，实现了波形的实时采样存储和实时显示功能，做到了波形的单踪采集与显示，并且能够对波形进行以下处理：频率、峰-峰值和平均值测量，AUTO SCALE，上下左右平移。系统达到了较高的性能指标。但也存在以下不足：不能做到双踪显示，平均值测量不准确等。 电子信息工程 李知周 张辉全 杨光义 方案论证与选择 1、总体方案 方案一：纯粹的单片机方式。由单片机、A/D、D/A以及存储器等构建系统。这种方式下单片机除了完成基本处理和分析外，还需要完成信号的采集、存储显示等控制工作与变换。其优点在于系统规模小，有一定的灵活性，但是受到单片机本身指令速度的影响，A/D采样速率受到限制，实时采样性差，示波器的带宽受到很大限制，不适宜于显示高速和复杂的信号，无法满足要求。 单片机 单片机 衰减放大 触发电路 D/A转换 A/D转换 RAM A M 放大器 示波器 键盘 显示 方案二：FPGA/CPLD或带有IP核的FPGA/CPLD方式。即用FPGA/CPLD完成数据的采集、存储、显示及A/D 、D/A等功能，由IP核实现人机交互及信号测量分析等功能。这种方案的优点在于系统结构紧凑、可以实现复杂测量与控制、操作方便；缺点是调试过程繁琐，而且控制难度大，可视化效果也较差。 方案三：单片机与CPLD结合方式。即用单片机完成人机界面、系统控制、信号分析、处理、变换功能，用CPLD完成采集控制逻辑及显示控制逻辑功能。此方案由可编程逻辑器件CPLD和单片机构成主要控制部件，在CPLD内部构造DMA控制单元和地址计数器，可实现高带宽、高速度的要求，在此方案中，示波器的带宽不会受到C51的指令速度的限制，可达到A/D最大采样速率的一半；系统可以对任意波形进行实时采样，实现波形的存储回放。 这种方案兼有前两个方案的优点，且避开了它们的缺点，所以我们采用方案三。 该方案总体框图如下： RAMA/D转换信号处理 RAM A/D转换 信号处理 输入 模拟示波器放大电路D/A转换 模拟示波器 放大电路 D/A转换 触发电路 触发电路 内触发 C P L D C P L D 单 片 机 单 片 机 键盘显示 键盘 显示 单片机和CPLD控制的数字存储示波器 2、前级信号处理 方案一： 程控放大由运算放大器AD844、模拟开关CD4051配合精密电位器实现。单片机控制CD4051选通不同通道的接入电阻值，从而得到不同的增益,实现从0.01V/div到1V/div的多挡的垂直分辨率。这种方案虽然易于扩展调试，但是控制起来比较复杂，而且放大倍数不够准确。 方案二： 程控放大由DAC0832实现。信号由DAC0832的参考电压端输入，通过改变送入DAC0832的数据值来控制输出信号的幅度。这种方案可对输入信号幅度进行精确控制并实现垂直分辨率的多挡切换，而且控制方便，简单快捷。 鉴于以上分析，我们当然选用方案二。 但是到了后来，我们的CPLD引脚不能满足系统的需求，从各方面权衡考虑，我们也放弃了方案二，仅仅在前级接入了一片LM311和一片AD844（宽带运算放大器）。 3、数据采集电路 对垂直分辨率要求为32级/div，刻度为8div，则总分辨率为： 32*8=256=28 选用8位A/D转换器可以满足要求。 另外，根据题目要求，采样速度要达到2M。 综上所述，我们选用TLC5510，该芯片是TI公司生产的８位半闪速结构模数转换器，采用CMOS工艺制造，可提供最大２０Msps的采样率，完全可以满足题目要求。 4、采样方式 方案一：周期采样（等效实时采样）：周期采样是指示波器可以从若干连续的信号周期中采集到的多组采样点来构成波形，采样点都是由一个同步触发脉冲到来后，经过不同的延时后启动采集的。这称为等效时间采样，在这种模式下，一个同步触发脉冲到来以后，示波器就采集信号波形的一部分，并将其存贮在同一存储器的不同位置，如此进行下去经过若干次触发脉冲以后，存储器内存贮的足够的采样点，就可以在屏幕上重建一个完整的波形，周期采样使得示波器在高时基设置值之下给出很高的时间分离率，这样一来，就好象示波器具有了比共实际要样速率要高得多的一个虚拟采样速率或称等