31组数字存储示波器.docVIP

简易数字存储示波器 组员：冷春林、范林刚、李金金 指导老师：黄根春 摘要：本系统基于示波器原理，以单片机为控制核心，结合FPGA的数据处理能力，辅以必要外围电路，实现了对被测周期信号和单次非周期信号的双踪显示。系统采用高速A/D对被测信号进行采集，并采用内触发方式，既有普通示波器实时采样和实时显示的功能，能够实现波形的单次和多次触发存储和实时连续显示，又具有锁存功能，能通过操作“移动”键显示被存储波形的任一部分。本系统不仅完成了题目中基本部分和发挥部分的要求，而且增加了AUTO SET功能和垂直移动的功能，并且能够在点阵液晶上显示当前波形的频率、峰峰值和有效值，还增加了光标的显示，能在液晶上显示两光标的时间差，从而可读出双踪波形的相位差，更符合实际示波器的功能要求。整个系统操作简便，界面友好，达到了较好的性能指标。 关键字：示波器、触发、高速A/D、单片机 TOC \o 1-3 \h \z \u 一、 题目分析 2 二、 方案论证与选择 2 1.控制系统方案比较与选择 2 2.采样方式 2 3. 触发方式 3 4. 数据存储 4 5.双踪显示 4 6.水平和垂直位置的调节 5 6.1.水平移动的调节 5 6.2.垂直移动的调节 6 三、 系统设计 6 四、 理论分析与芯片的选择 7 1.ADC芯片的选取 7 2.存储器的选择 8 3.垂直灵敏度和前端放大倍数的实现 8 4.波形数据的处理 8 五、 主要模块电路设计 9 1.程控放大电路 9 2.数据采集电路 9 3.触发信号产生电路 10 六、 软件设计 11 七、 系统测试与数据分析 12 1．系统仪器 12 2. 测试数据及结果分析 12 八、 结论 12 题目分析 题目的要求是将待测信号进行数字存储，并通过普通示波器将被测信号显示出来。由于待测信号为模拟信号，存储过程为数字方式，故应该将模拟信号进行量化处理，然后存储到存储器中。当需要显示的时候，从存储器读出数据并恢复为模拟信号，并送往普通示波器Y输入端，在X输入端加入相应的扫描信号，采用X－Y方式观察信号的波形。因此，设计的重点是模拟信号的处理与采样、数字信号的存储、普通示波器的显示控制和系统的控制四个方面。 方案论证与选择 1.控制系统方案比较与选择 方案一：纯单片机方式。即由单片机、A/D转换器、D/A转换器及存储器等组成系统。这种方式下单片机除了完成基本处理分析外，还需要完成信号的采集、存储显示等控制工作与变换。其优点在于系统规模小，有一定的灵活性，但是受到单片机本身指令速度的影响，A/D采样速率受到限制，实时采样性差，示波器的带宽受到限制，不适宜于观察高速信号和复杂信号，难以达到题目要求。 方案二：FPGA/CPLD或带有IP核的FPGA/CPLD方式。即用FPGA/CPLD完成数据的采集、存储、显示及A/D 、D/A等功能，由IP核实现人机交互及信号测量分析等功能。这种方案的优点在于系统结构紧凑、可以实现复杂测量与控制、操作方便；缺点是调试过程繁琐，而且控制难度大，可视化效果也较差。 方案三：单片机与CPLD结合方式。即用单片机完成人机界面、系统控制、信号分析、处理、变换功能，用CPLD完成采集控制逻辑及显示控制逻辑功能。此方案由可编程逻辑器件CPLD和单片机构成主要控制部件，在CPLD内部构造DMA控制单元和地址计数器，可实现高带宽、高速度的要求，在此方案中，示波器的带宽不会受到C51的指令速度的限制，可达到A/D最大采样速率的一半；系统可以对任意波形进行实时采样，实现波形的存储回放。 这种方案兼有前两个方案的优点，且避开了它们的缺点，所以我们采用方案三。 2.采样方式 方案一：实时采样。实时采样是在信号存在期间对其采样，如图2.2.1所示。根据采样定理，采用速率必须高于信号最高频率分量的两倍。对于周期的正弦信号，一个周期内应该有两个采样点。为了不失真的恢复原被测信号，通常一个周期内就需要采样 方案二：等效时间采样法。采用中高速模数转换器，对于频率较高的周期性信号采用等效时间采样的方法，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。其中步进延迟是每一次采样比上一次样点的位置延迟△t时间。只要精确控制从触发获得采样的时间延迟，就能够准确地恢复出原始信号，如图2.2 图2.2.2 等效时间采样示意图 图2.2.2 等效时间采样示意图 图2.2.1 实时采样示意图 等效时间采样虽然可以对很高频率的信号进行采样，可是步进延迟的采样技术与电路较为复杂。再者，它只限于处理周期信号，而且对