IC制造流程简介IC猫.ppt

* 正光阻：受光部分经显影后去除。负光阻：受光部分经显影后保留。（SWELLING会增加误差） * 等向 非等向（干蚀刻） * 利用扩散效应通过边界层到溶液里 * I:等向；A：非等向 Erh:水平蚀刻速率 * 平板式：石英炉顶，硅片，石墨覆炭化硅，入气口，射频发生器（电浆），出气口。 六面式：炭化硅基座，射频感应。（PM预防维护烦琐，均匀性差） * 溅轰蚀刻；电浆蚀刻；反应性离子蚀刻 * * 金属矽化物 * * 杂质扩散除了与温度有关亦正比于时间 故减小MOS变形 * 卤化钨加热管 (a) Isotropic Etching：A=0 (Erh=Erv) (b) Anisotropic Etching：A=1 (Erh=0) Isotropic Anisotropic * Quartz dome Silicon wafer Silicon carbide coated graphite RF Coil Gas in Gas exit Silicon carbide susceptor Gas exit Silicon wafers RF induction heating coil Dry Etching System - 1 * (a) Sputtering Etching (b) Plasma Etching (c) Reactive Ion Etching Ion Reactive Ion Volatile Product Volatile Product Reactive Ion RIE * Scheme Diagram of RIE System Gas In To Vacuum Pump Plasma Electrode RF * Annealing SiO2 Post Ion Implantation Annealing RTP * Furnace Reaction Room Gas in (H2) Wafer 3-Zone Heating Element Gas out Gas in (O2) Loading Area * Rapid Thermal Processing ΔT/s 100 °C/s Uniform Temperature Changing Low Thermal Budget (to compare with Furnace) To Avoid MOS Distortion * Halogen-W Heater (vertical) Halogen-W Heater (horizontal) Wafer Gas out Gas in Typical RTP System Quartz Shelf * The End Thank you! * 中国半导体论坛官方网站： 官方微信公众号：csf211ic * * * * 半導體製程: ?氧化 / 薄膜 ?黃光 ?摻雜-離子佈植-擴散 ?退火 ?蝕刻 ?平坦化 * * 1 无污染线性下降。 2 种晶浸入溶液，种晶上的凝结过程即告开始。3 部分已成长的晶体。（石墨坩埚） * 1 已成长的晶体。2 研磨以去除表面起伏，锯除多余部分。3 确定平坦的基准面之后切片。4 研磨，边缘倒角。5 切片抛光得到WAFER * Priming(HMDS) 有利于光阻和WAFER间的附着能力。 曝光：接触式（光罩表面容易沾微粒及线宽有限，已淘汰）投影式-5倍10倍-（解析度高；杂质容忍度高） * 显影—氧化层蚀刻—剥除光阻 正负光阻的不同会有不同的蚀刻 * 掺杂：在半導體中加入施體(Donor)或受體(acceptor)，而在半導體內產生雜質能階，使半導體的電性發生變化，而形成非本徵半導體。因此在半導體內加入少量特定雜質的動作稱為的“摻雜”，且稱所加入的雜質為“摻質(dopant)” （DONOR，如P，产生多余电子N-TYPE；ACCEPTOR，如B，产生电洞P-TYPE） * 热氧化炉 * 热扩散炉 热电偶(thermocouple)，测温 垂直式体积小 * 准确控制含量（doping content）分布（dopant distribution） * 离子源：蒸发器增加掺质的饱和蒸汽压，电弧产生电浆，磁铁加强电浆与气体分子碰撞（从而提高离子浓度） 质量分析器：通过磁铁偏移离子束，提取所需离子。（BF3萃取出二价B，一价B，2F化B离子） * 1 掺质的选择（离子源的选择，磁场分析的设计）BF3为例，经电弧后产生B2+，B+，2F化B离子 2 扫描的均匀度控制（扫描系统，真空度控制，晶片位置精度控制） 3 温度控制（精确稳定的电源） 4 浓度控制（离子电流的测定） * 电极产生直流电浆，气体离