数电课设同步加法计数器,串行序列信号检测器.docxVIP

下载本文档

27
0
约4.77千字
约 14页
2019-09-24 发布于湖北
举报
版权申诉

数电课设同步加法计数器,串行序列信号检测器.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

PAGE 12 1 课程设计的目的与作用 1.1课程设计的目的 1.了解同步加法计数器, 串行序列信号检测器的工作原理和逻辑功能。 2.掌握计数器电路，串行序列信号检测器电路的分析，设计方法及应用。 3.学会正确使用JK触发器，74LS161芯片。 1.2课程设计的作用 1.学好理论课的基础上通过开设课程设计来提高我们运用所学知识解决实际问题的能力。 2.培养我们学以致用良好习惯。 3.通过课程设计的实际操练也加深了对理论知识的理解和掌握。 4.培养单独解决问题的能力，学会科学的解决分析实际问题。 2.设计任务 1.三位二进制同步加法计数器（无效态：000,010） 2.串行序列检测器（检测序列：0010） 3.基于74161芯片仿真设计140进制加法计数器并显示计数过程 3.设计过程 3.1三位二进制同步加法计数器的设计过程 1.首先画出要设计加法器的状态图，因为有两个无效状态，那么加法器只有六个有效状态，则状态图如下：001 001 0111 100 101 110 111 2.时序图 3.选择的触发器名称：三个CP下降沿触发的边沿JK触发器 4.状态方程 Q1nQ0n Q2n 00 01 11 10 XXX 011 100 XXX 101 110 001 111 0 1 三位二进制同步加法计数器次态卡诺图 Q2n+1的卡诺图： Q1nQ0n Q2n 00 01 11 10 X 0 1 X 1 1 0 1 0 1 Q1n+1的卡诺图： Q1nQ0n Q2n 00 01 11 10 X 1 0 X 0 1 0 1 0 1 Q0n+1的卡诺图： Q1nQ0n Q2n 00 01 11 10 X 1 0 X 1 0 1 1 0 1 由卡诺图得出状态方程为： =++ =Q0n+ =++ 5.驱动方程 =1 = = = = = 6.时钟方程 CP=== .7检查能否自启动 000 001(有效状态) 010 111(有效状态) 由此可以看出电路可以自启动。 8.仿真电路图图3.1 3.2串行序列信号检测器的设计过程 3.2.1串行序列信号检测器的设计的总体框图：串行序列信号检测器串行序列信号检测器 CP Y 输入脉冲串行序列输出 3.2.2设计过程： 1.状态图： 1/0 1/0 0/0 0/0 0/00/0 1/01/0 0/0 0/0 1/0 1/0 1/0S0 S1 S2 S3 1/0 0/1 0/1 真值表现态输入输出次态 S0 S0 0 1 0 0 S1 S0 S1 S1 0 1 0 0 S2 S0 S2 S2 0 1 0 0 S2 S3 S3 S3 0 1 1 0 S0 S0 2.分配，画出二进制数编码后的状态图：进行状态编码，取