数字逻辑电路基础(2010_黑)基本概念复习.pptVIP

* * 21. 图示电路是（② ）。 ①CMOS或非门 ②CMOS与非门 ③NMOS与非门 ④NMOS或非门 +VDD AB F 22. 所谓三极管工作在倒置状态，是指三极管（ ③ ）。 ①发射结正偏，集电结反偏 ②发射结正偏，集电结正偏 ③发射结反偏，集电结正偏 ④发射结反偏，集电结反偏 * * 23. TTL与非门的关门电平为0.7V，开门电平为1.9V，当其输入低电平为0.4V,输入高电平为3.2V时，其输入高电平噪声容限为（ ② ）。 ①1.1V ②1.3V ③1.2V ④1.5V 24. 两输入变量A、B的逻辑门的输出、输入如图所示，根据输出波形F，应该属于（③ ）。 ①与非门 ②或非门 ③同或门 ④与门 A B F * * A B C F 25. 图示电路完成的逻辑功能是（ ① ） ① ② ③ ④ A B C +VDD F 26. 图电路实现的逻辑功能是（ ④ ） ① ② ③ ④ * * 第四章 同步练习 1. 从结构看，组合逻辑电路由门电路构成，不含 存储电路 ，也不含 反馈电路 ，信号从输入开始单向传输到输出。 2. 组合逻辑电路是指任何时刻电路的输出仅由当时的 输入信号 决定。 3. 用文字、符号或者数码表示特定对象的过程，叫做 编码 。 4. 用二进制代码表示有关对象的过程叫 二进制编码 ；n位二进制编码器有 2n 个输入，有 n 个输出。 5. 将十进制数的十个数字编成二进制代码的过程叫 二--十进制编码器 。 * * 6. 在几个信号同时输入时，只对优先级别最高的进行编码叫 优先编码器 。 7. 把代码的特定含义翻译出来的过程叫 译码 ；n位二进制译码器有 n 个输入，有 2n 个输出，工作时译码器只有一个输出有效。 8. 两个1位二进制数相加叫做 半加 。两个同位的加数和来自低位的进位三者相加叫做 全加 。 9. 从若干输入数据中选择一路作为输出的电路叫 数据选择器 。 10. 当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象叫 竞争--冒险 。 * * 11. 异或逻辑门完成的运算也称为 逻辑加 。 12. 将1999个1异或起来得到的结果为 1 ；而2000个1异或的结果是 0 。 13. 一个二进制编码器若需要对12个输入信号进行编码，则要采用 4 位二进制代码。 14. 5变量输入译码器，其译码输出信号最多应有 32 个。 15. 输出高电平有效的4线-16线译码器的输入ABCD=1010时，输出Y15～Y0= 0000010000000000 。 * * 16. 输出低电平有效的二-十进制译码器的输入8421BCD码为0110时，其输出Y9～Y0= 1110111111 。 17. 全加器与半加器的区别是 全加器要加上来自低位的进位 。 18. 对于高电平是输出有效电平的译码器，其余每个输出都是 低电平0 。若以这种类型的译码器实现组合逻辑电路时，还需要增加 与门 。 19. 对于低电平是输出有效电平的译码器，其余每个输出都是高电平1 。若以这种类型的译码器实现组合逻辑电路时，还需要增加 与非门 。 20. 当输入变量中“1”的个数为奇数时，奇校验器的输出为 1 ；当输入变量中“1”的个数为偶数时，奇校验器的输出为 0 。 * * 二、单向选择题 1. 在二进制译码器中，若输入有4位代码，则输出有最多（④ ）信号。 ①2个 ②4个 ③8个 ④16个 2. 用高电平为输出有效的译码器实现组合逻辑电路时，还需要（ ④ ）。 ①与非门 ②或非门 ③与门 ④或门 3. 用低电平为输出有效的译码器实现组合逻辑电路时，还需要（① ）。 ①与非门 ②或非门 ③与门 ④或门 * * 4. 在下列电路中，只有（ ③ ）属于组合逻辑电路。 ①触发器 ②计数器 ③数据选择器 ④寄存器 5. 在组合逻辑电路的常用设计方法中，可以用（ ① ）来表示逻辑抽象的结果。 ①真值表 ②状态表 ③状态图 ④特性方程 6. 组合逻辑电路的竞争-冒险是由于（③ ）引起的。 ①电路不是最简 ②电路有多个输出 ③电路中存在延迟 ④电路