数字电路第4章-(3).pptVIP

图 4.2.31 (2) 并联方式 * * 4.2.3 数据选择器（MUX） 图 4.2.19数据选择器和数据分配器示意图 数据选择器又称多路选择器(Multiplexer, 简称MUX)。每次在地址输入的控制下，从多路输入数据中选择一路输出。 1. 四选一数据选择器 图 4.2.20 ( c )简化符号 EＮ：使能端； A1 、A0：地址输入端； D3～D0 ：数据输入端； Y：输出端； Y ≥1 1 1 A 2 D D A 1 1 1 0 1 EN 0 D 1 3 D 四选一MUX逻辑图 EN = 1, Y = 0 ; EN = 0, Y = A1A0D0+ A1A0D1+ A1A0D2 + A1A0D3 D2 D0 0 D1 0 D3 1 1 A1 A0 四选一MUX的卡诺图 图4.2.24 ( b ) 表 4.2.9 四选一MUX的功能表 0 0 0 0 1 EN 使能 输入 D3 1 1 D2 1 0 D1 0 1 D0 0 0 0 ? ? Y A1 A0 输 出 输 入 EN = 0, Y = A1A0D0+ A1A0D1+ A1A0D2 + A1A0D3 EN = 1, Y = 0 ; 图 4.2.21 74153的简化逻辑符号 2. 八选一数据选择器 EＮ：使能端； A2～A0：地址输入端； D7～D0 ：数据输入端； Y：输出端； 图 4.2.22 ( b )简化符号 2 1 3 D D 0 D D EN 1 D D 6 4 D D 7 5 ≥1 1 Y Y 1 1 A 1 A 1 1 2 1 A 0 1 2 D A D 4 D EN Y D 10 D 6 74151 12 5 7 Vcc Y 0 8 2 3 4 6 GND 0 1 3 A 5 1 14 D 9 11 D 2 15 16 A 13 7 1 D 八选一MUX的功能表 0 0 0 0 1 EN 使能 输入 D3 0 1 1 D2 0 1 0 D1 0 0 1 D0 0 0 0 0 ? ? ? Y A2 A1 A0 输 出 输 入 0 0 0 0 EN 使能 输入 D7 1 1 1 D6 1 1 0 D5 1 0 1 D4 1 0 0 Y A2 A1 A0 输 出 输 入 八选一MUX的卡诺图 D6 D7 D5 D4 1 D2 D3 D1 D0 0 10 11 01 00 A2 A1A0 八选一MUX的逻辑表达式 EN = 1, Y = 0 ; EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 图4.2.24 ( a ) 3. 数据选择器的扩展 图 4.2.23 ( a ) 四选一扩展为八选一MUX 例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。 解： D4～D7 00 ～ 11 1 D0～D3 00 ～ 11 0 Y A1 A0 A2 图 4.2.23 ( b ) 八选一扩展为三十二选一MUX 例：试将8选1数选器74LS151扩展成一个32选1数据选择器。 EN D0 D1 D2 D3 A0 ? MUX A1 Y A3 A4 Y 方法二 例：试用1/2个74LS153实现如下逻辑函数的组合逻辑电路。 解：逻辑函数变形为最小项之和形式 比较可得： D0=0，D1=1，D2=1，D3=1 4.用数据选择器设计组合逻辑电路 比较两卡诺图，若A、B、C分别接A2、A1、A0， 例2：用74151设计函数 F = AB + AC 。 1 1 0 1 1 0 0 0 0 0 10 11 01 00 A BC D6 D7 D5 D4 1 D2 D3 D1 D0 0 10 11 01 00 A2 A1A0 Y F 再令D0 =D1= D2 = D3 = D5 ，D4 =D6 =D7 =1，则Y=F，相应的电路图如下所示： 图 4.2.25 ( a ) 若C、B、A分别接A2、A1