电路和电子技术 第8章 PLD技术及其应用.ppt

第12章 12.3 断言(ASSERT)语句 断言语句的书写格式为： ASSERT 条件 [REPORT输出信息] [SEVERITY级别]； 当执行ASSERT语句时，就会对条件进行判别。如果条件为TRUE，则向下执行另一个语句。如果条件为FALSE，则输出错误信息和错误严重程度的级别。 例如：ASSERT (waitA=‘1’) REPORT “waitA timed out at ’1’” SEVERITY ERROR； 该断言语句的条件是信号量waitA=‘1’。如果执行到该语句 时，信号量waitA=‘0’，说明条件不满足，就会输出REPORT后跟的文字串。 SEVERITY ERROR语句告诉操作人员，其出错级别为ERROR。 ASSERT语句方便了程序的仿真和调试。 第12章 12.3 返回语句 空操作语句 返回语句有两种语句格式： Return； --第一种语句格式 Return 表达式； --第二种语句格式 第一种语句格式只能用于过程，它只是结束过程，并不返回任何值；第二种语句格式只能用于函数，并且必须返回一个值。返回语句只能用于子程序体中。 空操作语句的语句格式如下： NULL 空操作语句不完成任何操作，它唯一的功能就是使逻辑运行流程跨入下一步语句的执行。 第12章 12.3 VHDL并行语句 在VHDL语言中能进行并行处理的语句有： 进程(Process)语句， 并行信号赋值(Concurrent Signal Assignment)语句 条件信号赋值(Conditional Signal Assignment)语句 选择信号赋值(Selective Signal Assignment)语句 并行过程调用(Concurrent Procedure Call)语句 块(Block)语句 第12章 12.3 并行信号赋值语句 并行信号赋值语句的语句格式如下： 赋值目标 = 表达式； 例如： Architecture behav OF a IS Begin Output=f(i); End behav; 说明 赋值语句在进程内部使用时，以顺序语句的形式出现；在结构体的进程之外使用时，以并行语句的形式出现。 第12章 12.3 条件信号赋值语句 其书写格式为： 目的信号量= 表达式1 WHEN 条件1 ELSE 表达式2 WHEN 条件2 ELSE 表达式3 WHEN 条件3 ELSE … ELSE 表达式n ； Architecture rtl OF mux4 IS Signal sel: STD_LOGIC_VECTOR(1 DOWNTO 0); Begin Sel = b a ; Q = i0 When sel=”00” ELSE i1 When sel=”01” ELSE i2 When sel=”10” ELSE i3 When sel=”11” ELSE ’X’; End rtl ； 第12章 12.3 并行过程调用语句 并行过程调用语句的语句调用格式与前面讲过的顺序过程调用语句是相同的。即 过程名 (关联参量名)； 下面是一个在结构体中采用并行过程调用语句的实例: Architecture … Begin Vector_to_int(z,x_flag,q); ┇ End …; 第12章 12.3 命名规则和注解的标记 在VHDL语言中为信号、实体、结构体以及变量等命名时应遵守如下规则： (1) 名字的最前面应该是英文字母； (2) 能使用的字符只有英文字母、数字和‘—’； (3) 不能连续使用‘—’符号，在名字的最后也不能使用‘—’符号。 下面是命名语句的例子： SIGNAL a_bus: STD_LOGIC_VECTOR(7 DOWNTO 0)； SIGNAL 1_bus: --数字开头的名字是错误的 SIGNAL a_@bus: --@不能作为名称中的字符，是错误的 SIGNAL a__bus: --不能连续使用’—‘符号，是错误的 SIGNAL a_bus_: --在名字的最后也不能使用’—‘符号，是错误的 第12章 12.3 组合逻辑电路设计------全加器 Library IEEE; Use IEEE.STD_LOGIC_1164.ALL; Use IEEE.STD_LOGIC_unsigned.ALL; Entity full_adder IS Port( a, b, ci : IN STD_LOGIC;