微型计算机原理及应用5-1.pptVIP

微型计算机原理及应用西南民族大学电信学院 授 课 教 师：杜 诚联系方式 Email：dcheng_76@ 5.1存储器的分类及特点 5.1.2半导体存储器的性能指标 随机存储器RAM又称为读写存储器，基本存储单元按矩阵形式排列构成存储体。 基本存储单元电路用来存储1位二进制信息，是组成存储器的基础。 控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。 存储体： 存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。 存储器芯片示意图 该RAM芯片外部共有地址线 2n 根，数据线 1 根 该类芯片内部基本存储单元排列成N*N方阵，且有M =22n =N2 5.2.1静态RAM的六管基本存储单元 集成度低，但速度快，价格高，常用做Cache。 静态RAM芯片的引脚特性 SRAM 6264的功能 5.2.2动态RAM的单管基本存储单元 集成度高，但速度较慢，价格低，一般用作主存 DRAM芯片4164 存储容量为64K×1 16个引脚： 8根地址线A7～A0 1根数据输入线D 1根数据输出线Q 行地址选通RAS* 列地址选通CAS* 读写控制WE* 固定掩膜ROM 5.3.3 EPROM—光擦除型 由浮栅雪崩注入的FAMOS器件构成。用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便可再次改写。 存储容量为4K×8 24个引脚： 12根地址线A11～A0 8根数据线D7～D0 片选CE* 编程PGM* 读写OE*/编程电压VPP 5.3.4电擦除型EEPROM 既可全片擦除也可字节擦除，可在线擦除信息，又能失电保存信息，具备RAM、ROM的优点。但写入时间较长。 存储芯片类型选择 存储芯片容量选择 存储芯片速度选择 存储芯片功耗选择 PC机内存地址空间的分配 5.5.4 存储器的寻址方法 线选法 P231 例 5-1 部分译码法 P232 例 5-2 全译码法 P233 例 5-3 例：某系统，地址总线20bit、数据总线8bit，控制信号M//IO高电平时访问存储单元。现选用8KB芯片实现32KB的存储器扩展，要求地址从C0000H 开始连续且唯一。 用全译码法实现片选设计 符合要求的全译码电路（一） 符合要求的全译码电路（二） 用线选法实现片选设计 微机系统的规模、应用场合不同，对存储器系统的容量、类型的要求也必不相同，一般情况下，需要用不同类型，不同规格的存储器芯片，通过适当的硬件连接，来构成所需要的存储器系统，这就是本节所需要讨论的内容。 5.5.3 存储器芯片与CPU的连接 在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括： ?　地址线的连接； ?　数据线的连接； ?　控制线的连接； 在连接中要考虑的问题有以下几个方面： CPU总线的负载能力 CPU的时序和存储器的存取速度之间的配合问题 存储器的地址分配和片选问题 控制信号的连接 片选信号可以采用线译码、部分译码和全译码等三种方式： 每组芯片使用一根地址线作片选 只有部分高位地址线参与译码形成片选信号 全部高位地址线都参与译码形成片选信号 地址信号不完全确定，所以存在地址重叠问题，浪费寻址空间，并可能导致误操作 线译码 部分译码 全译码 5.5.5 线选法的应用 线 选 法 [例5-1]图为CPU和1KB ROM芯片(1024×8)、1KB RAM芯片(1024×8)组成的主存储器系统。试用线选法完成存储器芯片的片选控制。分析各存储器芯片的地址空间分配。(注：该CPU的数据总线为8位．地址总线为16位．图中未画出控制总线) 1．片内地址线 1KB ROM和1KB RAM的片内地址线均为1 0条，即地址线A0～A9。 2．片选地址线 在6条片选地址线A10～A15中用A10控制1KBROM的片选端CE,低有效。用A11控制1 KBRAM的片选端CE,低有效。A12～A15未用。 3．1KB ROM的地址空间分配 1KB ROM的地址空间分配如下所示： 4．1KB RAM的地址空间分配 1KB RAM的地址空间分配如下所示： 地址空间分配××××100000000