屏蔽线在版图中的应用.pdfVIP

中国科技论文在线 屏蔽线在版图中的应用 魏以光* （上海交通大学微电子学院，上海 201106） 摘要：随着半导体工艺逐步跨入深亚微米，互连线之间的串扰已经成为了高速数字电路设计 的主要问题，它直接影响着电路的性能与可靠性。屏蔽线是最有效也是最常用的解决串扰噪 声和延迟不确定性的方法。本文从版图工程师的视角出发，研究屏蔽线设计在高精度和高速 电路版图中的作用，并使用仿真结果说明影响串扰的屏蔽线参数。 关键词：互连线；串扰；屏蔽；耦合电容 中图分类号：TN402 The Usage of Shielding in IC Layout Wei Yiguang (School of Microelectronics,Shanghai Jiao Tong University,ShangHai 201106) Abstract: As the technology advances into deep sub-micron era, crosstalk of interconnect has become the major problem in todays high speed digitial circuit design because it directly infect the performance and reliablility of circuit. Shielding is an effective and common technique to deal with crosstalk noise and delay uncertainty. In this paper, from the view of IC layout engineer, shielding methodologies for high speed digitial circuit design will be researched as well as factors which deal with the reliability of shielding. Keywords:interconnect;crosstalk;shielding;coupling capacitor 1 引言 随着半导体工艺尺寸的不断缩小，互连线的串扰噪声成为了电路设计中越来越不可忽视 的难题。加屏蔽线是最有效和最常用的方法，以增加连线面积的代价来降低串扰噪声和信号 延迟的不确定性。 同层连线之间的电容耦合是串扰噪声的主要来源，究其成因是连线的厚度远远大于连线 的宽度且连线之间的间距远远小于上下层之间的距离。电容耦合是一个只作用于相邻连线之 间的短程效应，它对信号完整性有两方面的危害。1. 当干扰线(aggressor line)波动时，导致 在被干扰线(victim line)上产生可能造成逻辑错误的噪声。2. 当干扰线与被干扰线同时波动 时，就会对被干扰线上信号传递产生影响，造成信号延迟的不确定性。详见图 1： 图 1. 由耦合电容造成的串扰噪声与信号不确定延迟 实际情况要远比以上所述的复杂，因为互连线是三维架构，不仅与同层连线存在耦合电 作者简介：魏以光（1983-），男，资深版图工程师，在latticesemi 工作，目前攻读在职硕士. E-mail: shweiyiguang@ - 1 - 中国科技论文在线 容，与上下层的金属线也有耦合电容。不过，这样的计算过于复杂，不得不借助于 EDA 工 具，且在实践中发现上下层金属线间的耦合电容远远小于同层互连线之间的耦合电容，所以 在这篇论文里我们忽略上下层金属线间的耦合电容，只关注于同层互连线之间的耦合电容。 2 减少串扰噪声的方法