SOI绝缘体上工艺简介.ppt

SOI器件和电路制造工艺 主要内容 集成电路制备工艺 SOI的挑战与机遇 SOI器件和电路制备技术 几种新型SOI电路制备技术 集成电路设计与制造的主要流程框架 集成电路芯片的显微照片 集成电路制造工艺 前工序 后工序 辅助工序 前工序：集成电路制造工序 图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等 制膜：制作各种材料的薄膜 前工序：集成电路制造工序 图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射 后工序 划片 封装 测试 老化 筛选 辅助工序 超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术 隔离技术 PN结隔离 场区隔离 绝缘介质隔离 沟槽隔离 接触与互连 Al是目前集成电路工艺中最常用的金属互连材料 但Al连线也存在一些比较严重的问题 电迁移严重、电阻率偏高、浅结穿透等 Cu连线工艺有望从根本上解决该问题 IBM、Motorola等已经开发成功 目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加 SOI挑战与机遇 器件尺寸缩小带来一系列问题 体硅CMOS电路 寄生可控硅闩锁效应 软失效效应 器件尺寸的缩小 各种多维及非线性效应：表面能级量子化效应、隧穿效应、短沟道效应、窄沟道效应、漏感应势垒降低效应、热载流子效应、亚阈值电导效应、速度饱和效应、速度过冲效应 严重影响了器件性能 器件隔离区所占芯片面积相对增大 寄生电容增加 影响了集成度及速度的提高 克服上述效应，采取的措施 工艺技术 槽隔离技术 电子束刻蚀 硅化物 中间禁带栅电极 降低电源电压 在体硅CMOS集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降 急需开发新型硅材料及探索新型高性能器件和电路结构，充分发挥硅集成技术的潜力：SOI是最佳选择之一 SOI技术的特点 SOI技术 SOI：Silicon-On-Insulator 绝缘衬底上的硅 SOI技术的特点 速度高： 迁移率高：器件纵向电场小，且反型层较厚，表面散射作用降低 跨导大 寄生电容小：寄生电容主要来自隐埋二氧化硅层电容，远小于体硅MOSFET中的电容，不随器件按比例缩小而改变，SOI的结电容和连线电容都很小 SOI技术的特点 功耗低： 静态功耗：Ps=ILVdd 动态功耗：PA=CfVdd2 集成密度高： SOI电路采用介质隔离，它不需要体硅CMOS电路的场氧化及井等结构，器件最小间隔仅仅取决于光刻和刻蚀技术的限制，集成密度大幅度提高 SOI技术的特点 抗辐照特性好： SOI技术采用全介质隔离结构，彻底消除体硅CMOS电路的Latch-up效应 具有极小的结面积 具有非常好的抗软失效、瞬时辐照和单粒子(?粒子)翻转能力 载能粒子射入体硅和SOI器件的情况 SOI技术的特点 成本低： SOI技术除原始材料比体硅材料价格高之外，其它成本均少于体硅 CMOS/SOI电路的制造工艺比典型体硅工艺至少少用三块掩膜版，减少13～20％的工序 使相同电路的芯片面积可降低1.8倍，浪费面积减少30％以上 美国SEMATECH的研究人员预测CMOS/SOI电路的性能价格比是相应体硅电路的2.6倍 SOI技术的特点 特别适合于小尺寸器件： 短沟道效应较小 不存在体硅CMOS电路的金属穿通问题，自然形成浅结 泄漏电流较小 亚阈值曲线陡直 漏电相同时薄膜SOI与体硅器件的亚阈值特性 SOI技术的特点 特别适合于低压低功耗电路： 在体硅CMOS集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降 对于薄膜全耗尽CMOS/SOI集成电路，这两个效应都很小，低压全耗尽CMOS/SOI电路与相应体硅电路相比具有更高的速度和更小的功耗 SOI器件与体硅器件的饱和漏电流之比与电源电压的关系 SOI技术的特点 SOI结构有效克服了体硅技术的不足，充分发挥了硅集成技术的潜力 Bell实验室的H. J. Leamy将这种接近理想的器件称为是下一代高速CMOS技术 美国SEMATECH公司的P.K.Vasudev也预言，SOI技术将成为亚100纳米硅集成技术的主流工艺 应用领域：高性能ULSI、VHSI、高压、高温、抗辐照、低压低功耗及三维集成 SOI技术的挑战和机遇 SOI技术挑战和机遇 SOI材料是SOI技术的基础 SOI技术发展有赖于SOI材料的不断进步，材料是SOI技术发展的主要障碍 SOS、激光再结