数字逻辑课程复习.pptVIP

4 时序逻辑电路的设计方法 * 二、状态化简 1、等价状态 2、等价状态的可以合并为一个，得到M个状态。 ——同输入同输出同次态 三、状态分配（状态编码） 时序电路的状态用触发器状态的不同组合表示的。 1、确定触发器的数目n； 2、给Si规定对应的触发器状态组合 4 时序逻辑电路的设计方法 * 四、确定触发器类型 求出电路的状态方程、驱动方程和输出方程 五、根据方程式画出逻辑图 六、检查电路能否自启动 1、预置数——预置一个有效状态 2、修改逻辑设计 若不能自启动，采用： 4 时序逻辑电路的设计方法 * 设计步骤总结： 要求： SSI MSI 状态图或状态表 方程式 逻辑图 —触发器和门电路的个数最少，输入端最少； —MSI个数最少，种类最少，连线最少 6.4 时序逻辑电路的设计方法 * 【例6.4.1】设计一个带有进位输出的13进制计数器 ①逻辑抽象 A、无输入信号； B、有进位输出信号； C=1—有进位， C＝0—没有进位。 C、13进制有13个状态。 S0 、S1 、 … 、 S12 表示13个状态 已经最简 6.4 时序逻辑电路的设计方法 * ②状态分配 A、确定触发器的数目n； n=4 B、取0000到1100表示S0、…、S12 6.4 时序逻辑电路的设计方法 * 状态变化顺序 状态编码 进位输出C 等效十进制数 Q3 Q2 Q1 Q0 S0 0 0 0 0