基于FPGA的DDS 任意波形发生器.doc

西北工业大学 电子信息学院学院 PAGE 11 - 1 - 课 程 设 计 报 告 题 目: 学 院: 班 级: 学生（学号）: 学生（姓名）: 学生（学号）: 学生（姓名）: 摘 要 DDS采用全数字技术，并从相位角度出发进行频率合成，DDS的设计大多是应用HDL对其进行逻辑描述，整个设计可以实现参数改变和设计移植。利用时钟信号作为地址计数器的计数时钟，地址计数器的输出作为波形存储器的扫描地址，波形存储器输出相应地址的数字幅度序列，再经过数模转换成模拟阶梯波形，最后通过低通滤波器平滑滤波得到最后的输出波形 本文所设计的内容就是基于Altera公司的现场可编程门阵列（FPGA）实现数字信号发生器的设计，FPGA具有密度高，功耗低，体积小，可靠性高等特点，设计时可以不必过多考虑具体硬件连接；本设计中应用Verilog硬件描述语言进行描述，使该数字信号发生器可以产生正弦波、方波、三角波、锯齿波四个独立的波形，并能对所产生的四种波形的频率和进行调节。设计输出频率范围是1kHz—10kHz，步进是1KHZ，测量的结果在数码管上显示 。 关键词： FPGA DDS 相位累加 ROM表 Verilog 目 录 课程设计目的????????????????????????????4 设计任务与要求?????????????????????????4 方案设计与论证?????????????????????????5 单元电路设计与参数计算?????????????????9 遇到问题的解决方法?????????????????????17 结论与心得?????????????????????????????18 参考文献??????????????????????????????18 题目：波形发生器 课程设计目的 1)巩固和加深所学数字电子技术课程的基本知识，提高综合运用所学知识的能力； 2)提高独立解决工程实际问题的能力 3）培养学习能力，掌握FPGA设计的方法和技巧。掌握verilog语言。 4）调试电路，发现问题。解决问题。 设计任务与要求 显示学号 2. 根据按键输出波形 具体要求： 采用数码管显示 循环显示2个人的学号后四位 根据开关输入不同，分别输出正弦波、方波、三角波(频率=1KHz) 根据按键改变频率(频率变化范围:1KHz-10KHz，每次频率变化1KHz) 输出频率在数码管上显示 方案设计与论证 学号循环变化的实现： 方案一：采用计数器计数，分别控制四个数码管移位循环显示 优点：方案简单，容易实现。 方案二：直接给数码管赋值显示学号，设计时钟频率，控制跳变。 我们选择方案一。 开发板硬件结构如上图所示。 波形变化及频率变换的实现： 方案一： 总体方案实现及系统框图 该设计以FPGA开发平台为核心，将各波形的幅值／相位量化数据存储在ROM内，按照设定频率，以相应频率控制字k为步进，对相位进行累加，以累加相位值作为地址码读取存放在存储器内的波形数据，经D／A转换和幅度控制、滤波即可得到所需波形。波形发生器采取全数字化结构，用硬件描述语言Verilog设计实现其频率可调可显示。经开发平台的D／A转化和外加滤波整形处理波形数据，理论上能够实现任意频率的各种波形。 DDS电路一般由参考时钟、相位累加器、波形存储器、D/A转换器（DAC）和低通滤波器（LPF）组成[7]。其结构框图如图2.