第7章锁相技术及频率合成.pptVIP

第7章 锁相技术及频率合成 7.1 锁相环路 7.2 集成锁相环路和锁相环路的应用 7.3 频率合成原理 7.4 实训：锁相环路性能测试 7.1 锁相环路 7.1.1 锁相环路的基本工作原理 锁相环路基本组成框图如图7.1所示。锁相环路是由鉴相器(PD)、环路滤波器（LF）和压控振荡器（VCO）三个基本部件构成的闭合环路。 7.1.2 锁相环路的数学模型 1. 鉴相器 在锁相环路中，鉴相器是一个相位比较装置，用来检测输入信号电压ui(t)和输出信号电压uo(t)之间的相位差，并产生相应的输出电压ud(t)。 设压控振荡器的输出电压uo(t)为 uo(t)=Uomcos［ωrt+φo(t)］ (7―1) ? 设环路输入电压ui(t)为 ui(t)=Uimsin［ωit+φi(t)］ (7―2) 在同频率上对两个信号的相位进行比较，可得输入信号ui(t)的总相位 ?ωit+φi(t)=ωrt+(ωi-ωr)t+φi(t)