- 1、本文档共21页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第 PAGE 1 页 共 NUMPAGES 21 页
《现代数字系统设计》课程习题集
一、单选题
1. IP核在EDA技术和开发中具有十分重要的地位,IP是指( )。
A:知识产权 B:互联网协议 C:网络地址 D:都不是
2. 在verilog HDL的always块本身是( )语句
A:顺序 B:并行 C:顺序或并行 D:串行
3. 设a = 1′b1,b = 3′b101,c = 4′b1010则X= {a,b,c}的值的等于( )
A: 7′b1101100 B:8′b C: 8′b D:8′4. 嵌套的使用if语句,其综合结果可实现( )。
A:带优先级且条件相与的逻辑电路 B:双向控制电路
C: 三态控制电路 D:条件相异或的逻辑电路
5. 大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理的描述中,正确的是( )。
A:CPLD即是现场可编程逻辑器件的英文简称;
B:CPLD是基于查找表结构的可编程逻辑器件;
C:早期的CPLD是从GAL的结构扩展而来;
D:在Altera公司生产的器件中,FLEX10K 系列属CPLD结构;
6. 在Verilog HDL的逻辑运算中,设A=8B=8则表达式“AB”的结果为( )
A:8 B:8 C:8 D:87. 大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是( )。
A:FPGA是基于乘积项结构的可编程逻辑器件;
B:FPGA是全称为复杂可编程逻辑器件;
C:基于SRAM的FPGA器件,在每次上电后必须进行一次配置;
D:在Altera公司生产的器件中,MAX7000系列属FPGA结构。
8. 下列运算符优先级最高的是( )。
A: ! B: + C : D:{}
9. 在verilog HDL的always块本身是( )语句
A:顺序 B:并行 C:顺序或并行 D:串行
10. 用Verilog HDL的assign语句建模的方法一般称为( )方法。\
A:连续赋值 B:并行赋值 C:串行赋值 D:函数赋值
11. 在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件为( )。
A:仿真器 B:综合器 C:适配器 D:下载器
12. 可编程逻辑器件PLD属于( )电路。
A:半用户定制 B:全用户定制 C:自动生成 D:非用户定制
13. 在Verilog HDL模块中,函数调用时返回一个用于( )的值。
A: 表达式 B:输出 C:输入 D:程序包
14. 任Verilog HDL的端口声明语句中,用( )关键字声明端口为双向端口
A:inout B:INOUT C:BUFFER D:buffer
15. IP核在EDA技术和开发中具有十分重要的地位;提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为( )。
A :瘦IP B:固IP C:胖IP D:都不是
16. FPGA可编程逻辑基于的可编程结构基于( )。
A: LUT结构 B: 乘积项结构 C:PLD D:都不对
17. 操作符是Verilog HDL预定义的函数命名,操作符是由( )字符组成的。
A:1 B:2 C:3 D:1~3
18. 在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件为( )。
A:仿真器 B:下载器 C:适配器 D:综合器
19. 下列标识符中,( )是不合法的标识符。
A: State0 B: 9moon C: Not_Ack_0 D: signal$
20. CPLD 可编程逻辑基于的可编程结构基于 ( )。
A: LUT结构 B: 乘积项结构 C: PLD D:都不对
21. Verilog HDL中的always语句中的语句是( )语句。
A:顺序 B:串行 C: 并行 D:顺序或并行
22. 综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,( )是错
文档评论(0)