微机接口-公开课件（讲义）.pptVIP

第7章 输入/输出接口 ; 7.1 输入输出接口 ;2. I/O接口要解决的问题 （1）速度匹配问题 （2）信号电平和驱动能力问题 （3）信号形式匹配问题 （4）信息格式问题 （5）时序匹配问题;3. I/O接口功能 (1)?地址译码与设备选择功能 对系统地址总线高位进行译码，将译码输出作为片选信号以访问相应的接口电路（芯片），再根据地址总线低位选择被访问接口电路中的具体端口。 (2)?数据锁存与缓冲 锁存解决外设与主机在速度上的差异，使它们同步工作；缓冲增强接口的驱动能力，使???载趋于平衡。 (3)?时序控制 接口电路根据系统提供的不同时序信号(由基准的系统时钟派生)与主机协调工作。按照CPU的控制命令和外设的运行状态来组合这些时序信号，产生各种不同的相应操作控制信号。;(4)??? 对外设的监测与控制（接受和执行CPU命令功能） 接收CPU送来的命令字或控制信号，对外设进行监测、控制和管理；向主机或CPU提供I/O传输的状态，供主机或CPU处理，使之与外设协调工作。 (5)??? 中断和DMA管理 为使外设与CPU并行工作，或满足实时处理之需，常采用中断方式传送数据；对高速大批量数据传输常采用DMA(直接存储器存取)方式。接口电路应能受理外设的中断请求或DMA请求信号并向CPU申请，接收CPU相应的响应信号并处理与外设的数据传输。 (6)??? 信息变换 外设的信息形态与数据格式复杂多样，要求接口电路能在主机与外设之间进行各种信息变换：数/模与模/数转换、并/串与串/并转换、电平转换、数据格式转换等。;4. 接口基本结构 ;(1)?? 端口寄存器 这部分包括输入缓冲寄存器、输出缓冲寄存器、控制寄存器和状态寄存器，它们是接口电路的核心，每个寄存器表示一个I/O端口，对应一个I/O端口地址。 数据缓冲寄存器 输入缓冲寄存器暂时存放输入设备送来的数据，供CPU读取；输出缓冲寄存器暂时存放CPU送出的数据，缓冲后送给输出设备。输入输出缓冲寄存器在高速CPU与低速外设之间起到协调、缓冲作用，实现数据传送的同步。数据缓冲寄存器通常具有三态功能。 控制寄存器 控制寄存器用来存放CPU发来的控制命令和有关信息，以规定接口电路的功能和工作方式。VLSI接口芯片一般具有可编程特性，一个接口芯片具有多种不同的工作方式和功能，可通过编程来设定，使用上十分灵活方便。控制寄存器一般是只写寄存器，其内容只能由CPU写入，不能读出。 状态寄存器 状态寄存器记录外设的当前状态和I/O操作状况。CPU用输入指令读取状态寄存器的内容，从而了解外设的当前状况和数据传输过程中发生的有关情况，据此作出相应判断，执行相应操作，使主机能安全可靠地通过接口完成数据传输。;(2)?? 控制逻辑电路 为确保CPU通过接口正确地传输数据，接口中还必须包含如下的控制逻辑电路。 数据总线缓冲器 接口芯片内部数据总线经数据总线缓冲器与系统总线相连接；如果芯片负载较重，可在片外再加一级总线缓冲与系统数据总线相连。 地址译码 系统地址总线高位经片外的地址译码器译码来选择接口芯片，低位地址线在片内译码后选择接口芯片内部相应的端口寄存器，使CPU正确无误地与指定的外设完成相应的I/O操作。 内部控制逻辑 接收来自系统的控制输入，产生接口电路内部的控制信号，实现系统控制总线与内部控制信号之间的转换。 联络控制逻辑 接收CPU有关控制信号，生成给外设的准备好信号和相应的状态；接收外设的选通信号，产生相应状态标志和中断请求信号。上图是接口电路的通常组成，并非所有接口全部具备。一般而言，数据缓冲寄存器、端口地址译码器和输入输出控制逻辑是不可少的，其它部分视接口功能强弱和I/O操作的同步方式而定。 ;5. I/O端口编址 ;⑵ I/O端口独立编址 I/O端口和内存单元各自独立编址，CPU访问I/O端口须用专门的输入／输出指令。PC系列机的输入和输出指令中，直接寻址I/O端口时用一个字节的地址码，故可寻址28=256个端口；寄存器间接寻址I/O端口用DX表示地址码，有16位，可寻址216=65536个端口。但PC/XT机一般用低10位地址线来表示I/O端口，因此该系统中可安排的I/O端口最多为1024个(210)。 在该编址方式中地址总线上出现的地址码究竟表示存储单元地址还是I/O端口地址，以控制信号IO/-M来区分：低电平则表明地址码是存储单元地址，CPU对存储器进行读／写；高电平则表明地址码是I/O端口地址，CPU执行输入／输出操作。 采用这种编址方式，CPU必须以专用的I/O指令访问I/O端口，即CPU以IN类指令输入(读)数据，以OUT类指令输出(写)数据。这种编址方式CPU对存储器和I/O端口的访问