数字电路期末总复习.pptVIP

数字电路与数字系统总复习 第二章 逻辑门电路 第三章 组合逻辑电路 第四章 时序逻辑电路 第五章 常用时序集成电路模块及其应用 第六章 可编程逻辑器件 第七章 D/A转换器和A/D转换器 一、D/A转换的基本原理 第八章 脉冲产生与整形 一、单稳态触发器的工作原理 第九章 数字系统设计 第三节、A/D转换器 一、并行比较型A/D转换器 优点：速率最高 缺点：需要使用大量的比较器 二、串行比较型A/D转换器 优点：电路结构简单 缺点：转换速率低 五. VHDL程序必需的两个元素： ENTITY（实体）：通过端口（PORT）的外部输入和输出来描述一个给定的逻辑功能。 ARCHITECTURE（结构体）：用来描述系统内部的结构和行为。 且二者必须同时使用！ 第四节 组合逻辑电路模块及其应用 一、编码器 2、8线至3线优先编码器74LS148 为编码输入端， 为三位二进制编码输出端， 输入输出的有效信号都是0。在输入中，脚标 越大，优先级越高， 优先级最高。 1、普通编码器 任何时候只能有一个输入线上有信号。 二. 译码器 1、功能：输入是一组二进制代码，输出是一组高 低电平信号。每输入一组不同的代码，只有一 个输出呈现有效状态。 2、3：8线译码器：三个输入端（A、B、C），8个输出端（Y0～Y7），另有3个使能输入端 （G1，G2A和G2B），一个高电平有效和两