超全高频电子线路期末复习必考重点.pptVIP

第一章　绪论 １．数制及各数制间的转换 　　(二、八、十、十六进制） 　　注意精度要求（十→二，八，十） ２．常用码制：8421BCD码 　　　　　　　5421BCD码 　　　　　　　余 3 码 　　余 3 码－0011=8421码 　减法变加法：减去一个数等于加上该数的补码 　补码：原码变反码(0→1,1→0),然后加１ ３．数制与码制间的转换 　例：(　　　)2=(　　　　　)8421码 * * 第二章 逻辑函数及其简化 １．逻辑函数的建立 列真值表，写逻辑函数表达式（与或式，或与式） 注意：按顺序写，且变量组合必须是完整的。 ２．直接写出函数的 ３．代数法的证明 逻辑代数基本公式　三个重要规则　 常用公式 ４．逻辑函数标准形式（最小项，最大项表示） 　Ｆ、Ｆ、Ｆ＊的关系　 ５．公式法化简 ４种常用方法 ６．卡诺图化简法 合并原则 与或式　　（对１格加圈合并） 或与式　　（对０格加圈合并）→两次求反→ 或非－或非式→与或非式 ７．卡诺图运算 第三章 集成逻辑门 １．晶体管、MOS管的开关特性 ２．TTL，CMOS集成门工作原理，主要外部特性 TTL与非门的主要外部特性与参数 电压传输特性  ① 输出高电平VOH和输出低电平VOL ② 阈值电压Vth （门槛电压） ③关门电平Voff和开门电平Von  Voff (VILmax)：　 VIL≤Voff Von (VIHmin): 　VIH≥Von ④ 噪声容限 VNL: 低电平噪声容限　　　　VNH: 高电平噪声容限 TTL与非门输入特性 ① 输入短路电流 IIS  IIS: 在输入端接地(即VI=0)时,流出输入端的电流。 ② 输入漏电流 (高电平输入电流） IIH  IIH: 当 输入高电平(即VI＞Vth) )时的输入电流。  　　 IIS输入短路电流是前级门电路的灌流负载。 　　输入漏电流是前级门电路的拉流负载。 输入负载特性 Ri≤Roff ，该输入端相当于接低电平。 Ri≥Ron ，该输入端相当于接高电平。 TTL与非门输出特性 ① IOL :TTL与非门输出低电平时的 负载电流(即灌流)。 ② IOH :TTL与非门输出高电平时的 负载电流(即拉流)。 IOL ≤ IOLmax (开态允许的最大灌流) IOH ≤ IOHmax (关态允许的最大拉流) 扇入系数和扇出系数 扇入系数：是指门的输入端个数。 扇出系数NO：是指一个门能驱动同类型门的个数。 ３．CMOS逻辑门电路 规律 特性（输出特性，满足拉流，灌流允许值） ４．OC门 符号，应用，线与功能 ５．三态门 符号，工作方式，应用 ６．传输门 符号，应用 第４章　组合逻辑电路 １．分析 小规模 SSI 中规模 MSI ２．设计 允许输入端有原变量和反变量 要求输入端只有原变量　　　（注意提供的器件） 最少与非（或非）门设计 SSI： MSI： a. 用n地址输入的数据选择器实现 单输出n变量逻辑函数 b. 用n地址输入的数据选择器实现 单输出m变量逻辑函数 ( m n ) (1) 扩展法 (2) 降维法 c. 利用译码器实现多输出组合逻辑函数 d. 利用全加器实现组合逻辑函数 3．逻辑函数的冒险 判断是否存在冒险 避免冒险的方法 第5章　集成触发器 １．基本R-S，J-K，D，T触发器的动作特点，逻辑功能 　　的描述方法 ２．钟控，主从，边沿触发器的动作特点 状态转移真值表 次态方程 状态转移图和激励表 主从J-K存在一次翻转现象 电位触发方式（钟控）存在多次空翻现象 ３．画触发器工作波形 第六章 时序逻辑电路 １．分析 同步 异步 常用的时序电路： 寄存器 移存器（195,194) 计数器 同步二进制计数器　 （161 163） 同步二－十进制计数器 （160 162） 异步二进制计数器 二－五－十进制计数器（90） 异步清零 同步清零 ２．用SSI设计 二进制序列检测电路 用小规模器件设计同步计数器 ３．用MSI设计任意模值计数器 用小规模器件设计异步计数器 （１）复位法 （２）置位法 （３）同步扩展 异步扩展 （４）可变模值 （５）90芯片两种连接方法 （６）用194/195芯片设计任意模值计数器