【毕业设计 】基于QuartusII的四组智力抢答器的设计与仿真的设计与研究.docVIP

KHG;LASHG;DSHL;GHADKLGH;AHD;KAHF;DSF FDSKLAHG;KLDSJGLDSJAL;GJADSLFJADSKL;FJ;ADSFJK;AL 学号~~~~~~~~~~~~~~ 密级 公开 北京师范大学本科毕业论文 基于QuartusII的四组智力抢答器的设计与仿真 学 院 名 称：电子工程学院 专 业 名 称：电子设计 学 生 姓 名：~~~ 指 导 教 师：~~ 教授 二○一三年五月 郑 重 声 明 本人呈交的学位论文，是在导师的指导下，独立进行研究工作所取得的成果，所有数据、图片资料真实可靠。尽我所知，除文中已经注明引用的内容外，本学位论文的研究成果不包含他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确的方式标明。本学位论文的知识产权归属于培养单位。 本人签名： 日期： FDSKLAHG;KLDSJGLDSJAL;GJADSLFJADSKL;FJ;ADSFJK;AL 摘要 本设计实现了四组智力抢答器的逻辑功能，主要由抢答鉴别模块、计分模块、7段译码显示模块、顶层模块等部分组成。采用VHDL语言编写代码，并在Quartus II6.0环境进行编译仿真，通过分析仿真结果，可以很好的完成抢答器的预定功能和要求。 关键词： VHDL；Quartus II6.0；抢答器 ABSTRACT This design implements the logic function of the four-group intelligence Responder. It is mainly composed of the identification module of answering machine, scoring module, 7-segment decode display module, top-level module and so on. The whole code is described in the VHDL Hardware Description Language, and carried on the compiling and testing in the Quartus||6.0. By analyzing the results of simulation ,it shows that the answering machine has meet the expected functions and requirements . Key words: VHDL;Quartus II6.0;Responder FDSKLAHG;KLDSJGLDSJAL;GJADSLFJADSKL;FJ;ADSFJK;AL 目录 TOC \o 1-3 \h \u 2471 第1章 绪论 1 20485 1.1研究背景 1 6346 1.2研究目的 1 4620 第2章 EDA简介 3 30214 2.1 EDA技术介绍 3 15239 2.2 VHDL简介 3 13478 2.3 Quartus II简介 4 21134 2.4 可编译逻辑器件 FPGA/CPLD简介 5 27257 第3章 四组智力抢答器的设计 6 25986 3.1系统设计要求 6 9466 3.2顶层模块的设计 6 10759 3.3抢答判别模块的设计 10 4337 3.4计分模块的设计 13 12254 3.5 7段LED显示驱动模块的设计 14 4583 第4章 四组智力抢答器的仿真结果 16 20800 4.1顶层模块的仿真结果 16 42 4.2 抢答判别模块的仿真结果 16 28600 4.3 计分模块的仿真结果 17 8861 4.4 7段LED显示驱动模块的仿真结果 17 25074 总 结 19 17885 参考文献 20 30346 致 谢 21 18598 附 录 22 FDSKLAHG;KLDSJGLDSJAL;GJADSLFJADSKL;FJ;ADSFJK;AL 第1章 绪论