第4章__时序逻辑电路.ppt

第4章 时序逻辑电路 4.1 时序逻辑电路的结构和特点 4.2 触发器 4.3 时序逻辑电路的分析 4.4 时序逻辑电路的设计 4.1 时序逻辑电路的结构和特点 在第三章我们知道,所有的组合逻辑电路都有一个共同的特点:任一时刻电路的输出仅取决于当时电路的输入,与电路以前的输入和状态无关。在本章中,我们将要讨论另一种类型的逻辑电路——时序逻辑电路（简称时序电路）。在时序逻辑电路中,电路的输出不仅取决于当时电路的输入,还与以前电路的输入和状态有关,也就是说,时序逻辑电路具有记忆功能。 时序逻辑电路的结构框图如图4―1所示。由图中可以看出,一个时序逻辑电路通常由组合逻辑电路和存储电路两部分组成,其中,存储电路由触发器构成,是必不可少的。图中的Xi（i=1,…,m）是电路的输入信号；Yi（i=1,…,k）是电路的输出信号;Wi（i=1,…,p）是存储电路的输入信号（亦称驱动信号或激励信号）；Qi（i=1,…,r）是存储电路的输出信号（亦称时序电路的状态信号）。 这些逻辑信号之间的关系可用式(4.1.1)~(4.1.3)三组方程来描述: Yi=fi(X1,X2,…,Xm,Q1,Q2,…,Qr), i=1,…,k (4.1.1) Wi=gi(X1,X2,…,Xm,Q1,Q