毕业设计（论文）《误码率在线测试电路设计论文》.docVIP

大 连 民 族 学 院 本 科 毕 业 设 计（论 文） 误码率在线测试电路设计 学 院（系）：机电信息工程学院 专 业：电子信息工程 学 生 姓 名： 学 号： 指 导 教 师： 评 阅 教 师： 完 成 日 期： 年6月15号 大连民族学院 大连理工大学毕业设计（论文）格式规范 误码率在线测试电路设计 - PAGE II - - PAGE I - 摘 要 由于种种原因数字信号在传输过程中不可避免地会产生差错，本文设计一误码率在线测试电路。它可以有效的检测通信系统的可靠性。 本文介绍了通信系统中帧同步的相关概念及其捕捉的方法，对误码率测试系统的基本原理进行了分析，提出了误码率测试系统的设计方案。本系统主要有FPGA和单片机两部分。用FPGA芯片实现了误码率测试的检测电路，用AT89S52单片机实现了误码率在线测试电路的主控部分，将FPGA的高可靠、高速的特点与单片机良好的数据处理和控制管理能力结合起来，使整个系统具有了良好的性能。 FPGA主要用MAX+plusⅡ为软件平台,基于FLEX10K芯片,通过硬件描述语言VHDL,采用自顶向下的设计流程完成误码的检测，并进行了时序仿真及调试，结果正确。这部分是本系统的核心。单片机主要完成误码率测试系统的数据的算法处理和实时显示的功能。其次单片机还起主控的作用，将误码率测试系统的其他模块连接起来。 关键词：误码率;现场可编程逻辑门阵列；帧同步 误码率在线测试电路设计 - PAGE IV - Abstract Due to various reasons digital signal transmission in the process inevitably will produce errors, the paper design of a bit-error rate online test circuit. It can effectively test the reliability of communications systems. This paper describes the communication system in the frame synchronization of related concepts and methods of capture, the bit error rate testing system for the basic principles of the analysis, the bit-error rate test system design. This system is mainly a FPGA and Single Chip Microcomputer in two parts. FPGA chip with a bit error rate testing of the detection circuit, with AT89S52 Single Chip Microcomputer the bit-error rate online test circuit main section, the FPGA will be highly reliable, high-speed MCU and the characteristics of a good data-processing and control Ability to integrate the management, so that the whole system is a good performance. FPGA main MAX + plus Ⅱ for the software platform, based on FLEX10K chips, hardware description language VHDL, a top-down design process to complete the error detection, and the timing simulation and debugging, the results correct. This part is the core of the system. Single Chip Microcomputer to complete the main test system bit error rate of data processin