实验箱使用说明.pdfVIP

下载本文档

6
0
约4.13千字
约 7页
2019-10-30 发布于湖北
举报
版权申诉

实验箱使用说明.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

ZYE 1502D EDA 1Altera EPF10K10LC84-4 28 M1-M8)4 (M5-M8) 316 416 516 650MHz12MHz4.194304MHz 7 8RS232 9VGA 10PS/2 1116X16 12A/D ADC0809 D/A DAC0832 1362256 14(AT89C51 15EPM7128; 16 178038 1 1 ZYE 1502D EDA 2 2 ZYE 1502D EDA Max+Plus II 10.2 1Win95/98 NT4.0 2 3 4 5AHDL, VHDL 6/ 7 8/ 9 10CPLD/FPGA 1KD1-KD16K1-K16KL1-KL 16 16 K1-K16 16 KD1-KD16 16 KL1-KL 16CPLD/FPGA I/O I/O KDi I/O 1 0 I/O Ki KLi Ki I/O AS1 (3), (4)(ON) AS1 (3), (4)(OFF) 2LED1~LED16 16 LED1-LED16, 16 I/O L1-L12 LED1-LED12 I/O LED LJ1 2,3 LED LJ1 12 AS1 (2(ON)LED AS1 (2) (OFF)LED 3SM5~SM8 8 SM5 - SM8 EPM7128 I/O I/O BCD 4SM1SM8 SM7, SM8 8 I/O 8 a, b, c, d, e, f, g, dp M5, M6 8 I/O 1 3 AS1 (1)(ON) AS1 (1)(OFF)AS1 (1) 5 1GCK1 TP1~TP3 GCKl 24 2GCK2 TP4 -TP6GCK2 24 6 I/O50 200Hz-2KHz 7A/D ADC0809 A/D ADC0809, ADC0809 A/D ADC0809 AS 1 (6)JS1 (6)(7) AIN0 ADC0809 JW 1 ADC0809 ASI (6)JS1 (6)(7)JS1 (5) 8D/A DAC0832 D/A DAC0832 DAC0832 D/A DAC0832 JS1 (1) (5) (8)DAC0832 ,TS1 (1) (5) (8) 9RS-232 RS-232 MAX232 CPLD/FPGA TTL RS-232 RS232 10VGA 4 VGA VGA VGA 4 VGA 1, 2 3 1314 11PS/2 PS/2 PS/2 5 3 PS/2 12(89C51)FPGA/CPLD FPGA/CPLD AS1 (5) (ON), AS1 (5) (OFF) P0 FPGA/CPLD I/O40-I/O47 P1 FPGA/CPLD I/O32-I/O39 P2 FPGA/CPLD I/O16-I/O23 13RAM(62256)FPGA/CPLD RAM62256 AS1 (7)(ON), AS1 (7)(OFF) 14.F7128