数字电子技术ch8-半导体存储器与可编程逻辑器件.pptVIP

May 18, 1999 NCITS 第8章 半导体存储器和可编程逻辑器件 2. 基本门电路的PLD表示法 与门的PLD表示法 或门的PLD表示法 与门的默认状态为连接状态，在下图中，与门的输出为0。 3. PROM电路的PLD表示法 PROM实质上是可编程逻辑器件，相当于包含一个固定的与门阵列（就是全译码的地址译码器—n线--n2线译码器）和一个可编程或门阵列。其中地址译码器的地址端作为输入端，数据输出端作为逻辑输出端。 与阵列 或阵列 A0 A1 L0 L1 L0 L1 2位地址线—4位数据线PROM的PLD表示法 A0 A1 A2 A3 D0 D1 D2 D3 4位地址线—4位数据线PROM的PLD表示法 A0 A1 A2 A3 O0 O1 O2 O3 8.3.2 可编程阵列逻辑器件（PAL）简介 1. PAL的基本结构 ①编程前的内部结构 固定的或阵列 采用熔丝编程的与阵列 A0 A1 A2 A3 O0 O1 O2 O3 ②编程后的内部结构 A B C L2 L1 L0 L3 1 2 3 4 5 6 7 8 9 19 18 17 16 15 14 13 12 11 0 3 4 7 8 11 12 15 16 19 20 23 24 27 31 28 0 3 4 7 8 11 12 15 16 19 20 23 24 27 31 28 2