电子数电部分(7).docVIP

PAGE 58 PAGE 27 第七章 时序逻辑电路的分析与设计 内容提要： 在第5、6两章里研究了触发器、寄存器和计数器，它们是典型的时序逻辑电路。本章将继续探讨时序逻辑电路，主要介绍时序逻辑电路的通用分析和设计方法。 7.1概述 导读： 在这一节中，你将学习： 时序逻辑电路的定义 时序逻辑电路的结构形式 时序逻辑电路的分类 7.1.1时序逻辑电路的定义 若一个逻辑电路在任何时刻产生的输出信号不仅与该时刻的输入信号有关，而且还与电路原来的状态有关，则称该电路为时序逻辑电路。换句话说，时序逻辑电路具有记忆功能。 7.1.2时序逻辑电路的结构 时序逻辑电路的一般结构如图7-1所示。它由组合电路和存储电路两部分组成，其中是时序逻辑电路的输入信号，是存储电路的输出信号，它被反馈到组合电路的输入端，与输入信号共同决定时序逻辑电路的输出状态。是时序电路的输出信号，是时序逻辑电路中的激励信号，又称为组合电路的内部输入信号，它和时序逻辑电路的当前状态共同决定存储电路下一时该的状态。这些信号的逻辑关系可以表示为： 图7-1时序电路的一般结构 （7.1） （7.2） （7.3） 其中，式（7.1）是输出方程。式（7