3组合逻辑电路的分析和设计培训课件.ppt

3 组合逻辑电路的分析和设计;3.9 组合逻辑电路中的竞争与冒险;3.1 组合逻辑电路;a. 电路中就不包含记忆性元器件.;Li = fi (A1、A2、…、An) i = (1、2、…、m);4. 组合逻辑电路中的两类问题;3.2 门级组合逻辑电路的分析与设计;分析过程一般步骤：;[例1] 分析图示电路的逻辑功能。;A; 输入;[例2] 试分析下图所示逻辑电路的功能。;(2) 列出真值表;[例3] 分析图示组合电路的逻辑功能。;[解] (1) 列出该电路的输出逻辑表达式; 输 入; b. 综合考虑F1和F2的值，可推得电路的逻辑功能：;[例4] 分析图示组合电路的逻辑功能。;=1;(2) 化简表达式;(3) 列真值表;使F=1的条件是：;3.2.2 设计方法;设计步骤如下：;根据化简后的逻辑函数式，画出门级逻辑电路图。;[例5] 设计三变量表决器，其中A具有否决权。选用与非门来实现。;真 值 表 ;⑷ 画出逻辑电路图;[例6] 为燃油蒸汽锅炉设计一个过热报警装置。用三个数字传感器分别监视燃油喷嘴的开关状态、锅炉中的水温和压力是否超标。当喷嘴打开且压力或水温过高时，都应发出报警信号。; 输入;A;[例7] 试用与或非门设计一个操作码形成器，如图所示。当按下*、+、-各个操作键时，要求分别产生乘法、加法和减法的操作码01、10和11。;[解] (1) 逻辑问题的描述;(2) 列出真值表;产生乘法操作码;(4) 逻辑函数的化简;?;(5) 逻辑函数的变换;(6) 画逻辑图;3. 用与非门设计一个译码器，其输入为A、B、C，输出为 F0~F4。要求当ABC取值为000~100时，F0~F4分别为“1”，而当 ABC取值为101~111时， F0~F4的值可为任意。;3.3 中规模逻辑器件简介; 用数字部件进行数字系统设计和分析时主要关心各部件的外部特性和功能，主要研究如何用数字部件构造大型的数字网络和系统。 ;d. 在框外小圆圈对应的输入和输出变量上冠以“ˉ ”号与之对应。这样输入输出端的小圆圈可以理解为逻辑非运算。 ;3.4.1 译码器;1. 3-8线译码器(74LS138）;图中STA、STB和STC是三个控制输入端(使能控制端)。;b. 可以用来扩展输入变量数(功能扩展)。 ;译码输入;输出端反码分别对应着二进制码A2A1A0的所有最小项的非，因此，该译码器又称为最小项惟一译码器。;74LS138-Ⅰ;4-16译码器功能框图 ;3. 译码器的???用;[例1] 试用3—8译码器74LS138实现函数： ;用译码器实现多输出逻辑函数的电路;[例2] 试用译码器实现多输出逻辑函数:;选用3-8线译码器74LS138。;(3) 画出用译码器实现多输出逻辑函数的电路;4. 二—十进制译码器;功能表;[例2] 用 4-10译码器(8421BCD码译码器)实现单“1”检测电路。;单“1”检测电路 ;3.4.2 BCD－七段显示译码器; 数码管通过发光段，可以将BCD码变成十进制数字，并在数码管上显示出来。;;;(2) 半导体发光二极管;LED数码管的内部两种接法：;2. BCD－七段译码器;;BCD七段译码器74LS47功能表 ;;;数字显示译码器; d. TTL集成电路的低电平驱动能力比高电平驱动能力大得多，所以常用低电平有效的七段译码器。 ;3.4.3 编码器; 按照被编对象的不同特点和编码要求，有各种不同的编码器，如二进制编码器、优先编码器和8421BCD编码器等。 ;(1) 二进制编码器的主要特点;;由表得出编码器的输出函数为 ; 因为任何时刻I0~I7当中仅有一个取值为1，利用这个约束条件将上式化简，得到 ; 和二进制编码器特点一样，任何时刻只允许输入一个有效信号。;8421 BCD码编码表 ;8421BCD码编码器 ;b. 74LS148的功能表 ;3.优先编码器;(1) 优先编码器74LS147;74LS147功能表;(2) 优先编码器74LS148;3.5 多路选择器和多路分配器;功能类似于一个单刀多掷开关。;常用的数据选择器有2选1、4选1、8选1、16选1等。;(2) 4选1数据选择器;E;74LS253;1EN 和2EN 分别是两路选通输入端。;c. 功能表;a. 8选1 MUX的逻辑符号;E;2. MUX的扩展;74LS253;74LS253;b .用两块8选1数据选择器74LS151构成16选1数据选择器 ;3. 数据选择器的典型应用;(1) 在数据传输时实现并—串转换;(2) 实现单输出函数;因此，用MUX实现函数的关键在于如何确定D