《超大规模集成电路设计导论》第9章系统封装与测试.ppt

第九章 系统封装与测试 §1 系统封装 半导体器件复杂性和密度的急剧增加推动了更加先进的VLSI封装和互连方式的开发。 印刷电路板（printed Circuit Board-PCB） 多芯片模块（Multi-Chip Modules-MCM） 片上系统（System on a Chip-SOC） 二、多芯片模块（MCM） 将高集成度、高性能、高可靠的CSP芯片(IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。 MCM的特点有: 封装延迟时间缩小，易于实现组件高速化; 缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3; 可靠性大大提高； 更多的I/O端； 具有系统功能的高级混合集成组件。尤其适用于通讯和个人便携式应用系统。 三、片上系统（system on a chip) 作为新一代集成技术的片上系统（SOC）直接将系统设计并制作在同一个芯片上。 SOC具有高性能、高密度、高集成度、高可保性和低费用的优点，有着十分诱人的应用前景。 目前在实际应用中SOC还而临着很多限制回素，包括现阶段lP资源还不够丰富、研发成本高及设计周期长、生产工艺复杂、成品率不高等。此外在SOC中采用混合半导体技术（如GaAs和SiGe）也存在问题。 速度——密度质量因子 封装工艺 质量因子（英寸/10-9秒）×（英寸/英寸2） SOC 　　 28.0 MCM 14.0 PCB 2.2 MCM与SOC比较 随着芯片规模的不断扩大，可以将一个完整的电子系统集成在一块芯片中，即系统级芯片SOC。SOC有高性能、低功耗、体积小等诸多优点，是下一代集成电路发展的主要方向。 MCM在速度、密度和费用上比不上SOC，但MCM允许多电源和多工艺混合的电路。将多个IC和无源元件封装在高性能基板上形成一个系统，它可方便兼容不同制造技术的芯片，例如CMOS硅芯片，RF、大功率电路SiC、SiGe、GeAs芯片，从而使封装由单芯片级进入系统集成级。 安装在MCM上的所有芯片可以预先测试，也可以更换。基片上的布线也可预先测试和修理。因此有较大的灵活性和比SOC更高的成品率。 §2 系统测试 任何集成电路不论在设计过程中经过了怎样的仿真和检查，在制造完成后都必须通过测试来最后验证设计和制作的正确性。 集成电路测试技术的综合性：半导体技术、电路技术、计算技术、仪器仪表技术等。 测试的意义： （1）直观地检查设计的具体电路能像设计者要求的那样正确工作。 （2）确定电路失效的原因和所发生的具体部位，以便改进设计和修正错误。 测试介绍 测试：就是检测出生产过程中的缺陷，并挑出废品的过程。 测试的基本情况：封装前后都需要进行测试。 测试与验证的区别：目的、方法和条件。 测试的难点：复杂度和约束。 可测性设计：有利于测试的设计。 简单的测试例子 可测性设计举例 可控性： 基本概念1：故障和故障模型 基本概念2：测试向量和测试图形 测试向量：加载到集成电路的输入信号称为测试向量（或测试矢量）。 测试图形：测试向量以及集成电路对这些输入信号的响应合在一起成为集成电路的测试图形。 测试仪 测试仪是测试集成电路的仪器。它负责按照测试向量对集成电路加入激励，同时观测响应。目前，测试仪一般都是同步的，按照时钟节拍从存储器中调入测试向量。 可测试性问题 组合逻辑测试法1：差分法 差分法(Boolean difference method)是一种测试向量的生成方法。它不依赖路径传播等技巧，而是依靠布尔代数的关系，通过运算来确定测试向量。 差分法 差分法 差分法的例子 测试法2：D算法 激活——传播——决策 故障例子 扫描路径法 扫描路径法是一种规则的可测试性设计方法，适用于时序电路。其设计思想是把电路中的关键节点连接到一个移位寄存器上，当作为扫描路径的移位寄存器处于串入/并出状态时，可以用来预置电路的状态。当作为扫描路径的移位寄存器处于并入/串出状态时，可以把内部节点的状态依次移出寄存器链。 扫描路径法例子 内置式自测BIST 将一个激励电路和一个响应电路加在被测电路(CUT)中。激励电路会产生大量激励信号，并将其应用于CUT中，响应电路就用来对CUT的响应进行评测。 BIST的性能不受负载板或测试头电气特性的限制。 边界扫描技术JTAG 目的：由于表面贴装技