基于FPGA的数字时钟课程设计.docVIP

西 安 郵 電 學 院 基于FPGA的数字时钟 院别： 电子工程学院 班级： 成员： 技术规范 功能定义 1、分频：在电子钟的设计中，涉及到的频率有三个： （1）：1Hz的秒计时频率，用来进行秒计时； （2）：4Hz的按键防抖频率； （3）：1000Hz的循环扫描频率； 因此在分频模块应实现将芯片中的高频率时钟分频得到上面的三个所需频率。 引脚 Input/output 功能 RESET Input 复位 CLK Input 芯片频率 CLK1H output 秒时钟频率 CLK1K output 扫描频率 CLK4H output 扫描按键频率 2、控制：进行正常计时，时间调整，时间复位模式的选择： （1）时间初始复位； （2）选择秒时间调整的模式； （3）选择分时间调整的模式； （4）选择小时时间调整的模式； 引脚 Input/output 功能 CLK4H Input 扫描按键频率 RESET Input 复位 [5:0]MIN output 复位分钟 [5:0]SEC output 复位秒钟 [4:0]HOUR output 复位时钟 [1:0]KEY Input 按键（进行模式的选择和调时） [1:0]TS output 模式的选择 EN output 使能(复位或计时选择) D output 调节时间的时钟