高速AD、DA和高速比较器模块电路设计.pdfVIP

  • 7
  • 0
  • 约1.81万字
  • 约 7页
  • 2019-11-13 发布于湖北
  • 举报

高速AD、DA和高速比较器模块电路设计.pdf

FPGA FPGA AD_CLK PIN_125 FPGA I/O B[3] PIN_48 DAC DA_OUT[9] PIN_120 B[4] PIN_52 DA_OUT [8] PIN_119 B[5] PIN_55 DA_OUT [7] PIN_118 B[6] PIN_58 DA_OUT [6] PIN_115 B[7] PIN_60 DA_OUT [5] PIN_114 B[8] PIN_64 DA_OUT [4] PIN_113 B[9] PIN_67

文档评论(0)

1亿VIP精品文档

相关文档