模拟电子技术(高频)第5章IO接口.pptVIP

第五章 I/O 接口 5.1 I/O接口的基本概念 5.1.1 I/O设备与与I/O接口 5.1.2 接口的基本功能 5.1.3 接口的基本结构 1. 接口电路的典型结构 2. I/O操作 5.2.1 存储器映象方式 5.2.2 隔离I/O方式 1.优点： 存储器全部地址空间都不受I/O寻址影响； I/O地址译码较简单，I/O寻址速度较快； 使用专用I/O指令和存储器访问指令有明显区别，可使编制的程序清晰易懂，便于检查。 2.缺点： I/O指令类型少，不如存储器访问指令丰富，使程序设计灵活性较差； I/O指令只能在规定的内部寄存器和I/O 端口间交换信息，处理能力和灵活性不如存储器映象式强； MPU必须提供存储器和I/O两组读写控制信号,增加了控制逻辑的复杂性。 5.2.3 Intel系列处理器的I/O编址方式 1. Intel系列MPU的I/O地址空间 2. 关于Intel系列MPU的I/O编址方式说明： 10根I/O地址线并非专设的，而是借用存储器寻址的低10位地址线A9～A0。为了与存储器的访间相区别，就要在I/O端口地址译码电路上加限定信号IOR*或IOW*。 为了保证DMA控制器访问存储器时，不会同时选通I/O空间中相同地址的端口,在I/O端口地址译码电路中还要加一个限定信号AEN，使得DMAC访问时，AEN=1，禁止I/O端口译码。 5.3.2.程序查询式控制 1.输入接口硬件结构 2. 输出接口 3. 评 价 5.3.3.中断驱动式控制 (3)优缺点 I/O设备较多时，硬件复杂，需以一系列中断逻辑电路作为支持； 因为中断方式本身是一种异步控制机构，中断请求信号的出现完全是随机的，故软件开发和调试比程序查询式复杂、困难。 5.3.4. 直接存储器存取式控制 I/O设备必须通过MPU才能和存储器交换信息。 每次I/O操作的引发方式无论是软件查询引发还是硬件中断引发，引发后的具体数据传输过程则都是由软件控制完成的。 1. I/O接口中的DMA技术 2. DMA操作的一般过程 第一种方式下DMA操作过程示意： 3. DMA操作控制器 5.3.5 延时等待式控制 MEMR/MEMW 总线 接口 优先权 编码 与 总线 判决器 地址寄存器 字节寄存器 状态寄存器 控制寄存器 通道2 数据链接 寄存器 总线 控制 逻辑 通道3 系统AB,DB IOR/IOW BUSRQ BUSAK INT 级 联 线 内 总 线 通道1 DMARQ1 DACK1 DMARQ2 DACK2 DMARQ3 DACK3 软件延时 硬件延时 这是一种无需控制的I/O操作方式,只有在外部控制过程的各种动作时间是固定的，且是已知的条件下才能使用。 两种方法： 6-* * 两者的信息类型可能不一样； 即使都是数字量信息，两者的信息格式、信号时序、传输速度还可能不一样； 速度不匹配； I/O设备是微机系统必不可少的组成部分。 外部I/O设备并不能直接与微机相连,而需要通过I/O接口与微机相连。 完成三大总线的转换和连接任务。 不同外设的接口，其功能及与外设的连接、通信方式各不相同。但任何接口电路的基本功能是相同的，有三： 作为微型机与外设传递数据的缓冲站 正确寻址与微机交换数据的外设 提供微型机与外设间交换数据所需的控制逻辑和状态信号。 不同外设接口的内部结构可能千差万别，但其基本结构也是相似的。与接口的基本功能相对应，接口电路必须包含以下三种基本逻辑部件： I/O数据缓冲寄存器 —— 与功能1)对应 寄存器地址译码器 —— 与功能2)对应 读/写控制逻辑 —— 与功能3)对应 对于一些比较复杂的接口,为了增强功能和适应不同I/O同步控制方式的需要，往往还要引入一些别的逻辑电路。 数据总线缓冲器 读写控 制逻辑 地址总线缓冲与译码 控制 寄存器 输出数据缓存器 状态 寄存器 输入数据缓存器 联络控制逻辑 系统DB 系统AB MPU 中断请求 I/O 数据线 外 设 准备好 选通 联络线 系统读/写控制线等 中断响应 用以确定接口电路的工作方式和功能。 输入缓存器和状态寄存器的输出接在数据总线上,为避免总线冲突。必须有三态输出功能。 通常把接口中可被CPU读/写的寄存器称为I/O端口。端口寄存器的全部或部分端口线被连接到外设上。如图所示: M P U AB DB CB 接 口 数据 状态 控制 I/O 设 备 I/O端口1 I/O端口2 I/O端口3 所谓的I/O操作,是指I/O端口操作，而不是指I/O设备操作，即CPU访问的