指令执行步骤示例.pptVIP

CPU设计 和 VHDL语言程序 1、按照指令系统的功能要求，设计计算机各部件的组成及其连接关系, 2、划分指令执行步骤，设计各步骤完成的功能，分配功能到各个部件, 3、确定要为每个执行步骤中各个部件提供哪些控制信号，设计这些控制信号的当前值。 * 取指 周期 000 执行 周期 001 存储 周期 011 指令用 2 – 3 步完成，都必经取指和执行周期，仅读写内存用到存储周期。 复位状态 100 strr, ldrr, push, pop, ret, cala, calr 取指周期占用控制器和存储器, 实现读取指令与计算下条相邻指令地址。 执行周期占用运算器完成数据或内存地址计算，用控制器计算指令地址。 存储周期占用运算器、控制器和存储器完成数据读写或指令地址的读写。 需要向各部件提供的控制信号取决于部件本身的运行控制需求，由控制器的控制单元CU提供，其VHDL程序由两层嵌套的 CASE语句组成，外层区分指令执行周期，内层区分每条指令，CU将依据不同指令及其所处的周期，向计算机各个部件提供它们运行所需要的控制信号。设计实现控制单元 CU 的逻辑实现是控制器教学中的难点之一。 操 作 码 目的寄存器 源寄存器 I/O 端 口 地 址 相对转移指令的偏移量 立即数 / 直接地址 / 变址偏移量 8位 4位 4位 指令格式 取指 周期 000 执行 周期 001 存储 周期 011 指令执行步骤 所有指令都经过取指和执行周期， 仅有读写内存操作的7条指令要增加存储周期 复位状态 100 strr, ldrr, push, pop, ret, cala, calr 1 取指 周期 000 执行 周期 001 存储 周期 011 指令执行步骤 复位状态 100 全部指令都经取指和执行周期，仅读写内存指令经存储周期 计算机硬件系统组成 取指 周期 000 执行 周期 001 存储 周期 011 指令执行步骤 复位状态 100 全部指令都经取指和执行周期，仅读写内存指令经存储周期 1 这个系统由控制器、运算器、存储器和接口电路３个部分组成。 控制器由PC、IR、Timing、CU四个子部件组成，还有一个专用于计算指令地址的加法器 Adder，使计算指令地址不再通过运算器中的ALU完成。 暂存器NPC 用于为 CALA 指令暂存主调用程序的返回地址。 PC 可以接受PC+1，PC+offset，从存储器中读出来的指令地址。 1 取指 周期 000 执行 周期 001 存储 周期 011 指令执行步骤 复位状态 100 全部指令都经取指和执行周期，仅读写内存指令经存储周期 运算器部件由寄存器组REGs和ALU两个主要部分组成，向REGs提供的寄存器编号可以是来自IR的 dr、sr的寄存器编号，SP(R4)、R0（用于IN、OUT指令)的编号４和０，向ALU提供两路输入数据的选择门用于选择从寄存器组读出的两路数据,常数０或者１，还有内部总线IB送来的输入数据 (是从存储器或接口电路读出的) ，运算器输出可以是ALU的运算结果或从A口读出的数据，用于传送到存储器的地址寄器AR，或内部总线IB (作为写存储器和接口电路的数据)。 1 取指 周期 000 执行 周期 001 存储 周期 011 指令执行步骤 复位状态 100 全部指令都经取指和执行周期，仅读写内存指令经存储周期 存储器和接口电路从地址总线AB接收地址信息（可以是指令、数据在存储器中的地址，或 IO端口地址），通过数据总DB线与CPU进行连接和数据交换。DB和IB都是双向传送的总线，二者通过一个双向传送的控制门实现连接，控制双向不连通还是连通，连同时数据传送方向是 IB→DB 还是 DB→IB，在执行读内存或接口时，需要 DB→IB，出现在IB上的内容可以写到 IR 、PC 或累加器，在执行写内存或接口时，需要 IB→DB，把NPC或者运算器输出的内容写到内存或接口中。 以动画形式看几条指令的执行过程： 2200: ADD R3, R2 ；3 条指令的地址为2200、2201、2202 2201: JRNC 2200 ；若C=0 转去执行第1条，否则顺序执行 2202: STRR [R2], R3 ； 把 R3的内容写入内存地址为 [R2] 的单元 程序运行的初始状态：程序已读入