FPGA-verilog设计规范文档.pdfVIP

  • 152
  • 0
  • 约1.01万字
  • 约 7页
  • 2019-11-21 发布于北京
  • 举报
FPGA-verilog 设计规范 (2011-02-15 13:40:39) 转 载 ▼ 标签: 分类: verilog 杂谈 规范很重要 工作过的朋友肯定知道,公司里是很强调规范的,特别是对于大的设计(无论软件 还是硬件),不按照规范走几乎是不可实现的。逻辑设计也是这样:如果不按规范做的 话,过一个月后调试时发现有错,回头再看自己写的代码,估计很多信号功能都忘了, 更不要说检错了;如果一个项目做了一半一个人走了,接班的估计得从头开始设计;如 果需要在原来的版本基础上增加新功能,很可能也得从头来过,很难做到设计的可重用 性。 在

文档评论(0)

1亿VIP精品文档

相关文档